

1. 产品描述

LTD226x 系列是 24 位高精度、多通道，最高采样速率 40-kSPS 的 Delta-Sigma (Δ - Σ) 模数转换器。芯片内部集成了诸多功能模块，用以达到单芯片实现系统级高精度测试的目的。功能模块包括：低噪声可编程增益放大器、低温漂高精度片内基准、用于故障检测的阈值电压监控、通用 I/O 口等。典型应用场景包括模拟输入/输出模块、RTD/热电偶测温、DCS/PLC 和精密衡器等。

芯片的数据转换主通路由一个输入多路选择器（LTD2260 提供 5 个通道，LTD2261 提供 10 通道）、一个高精度低噪声可编程增益放大器、一个 24 位四阶 Δ - Σ 调制器、一个高精度低温漂的片内基准以及可编程数字滤波器构成。可编程增益放大器具有低噪声、高输入阻抗的特点，能有效降低由传感器负载带来的系统级测量误差。数据转换由四阶 Δ - Σ 调制器实现，通过过采样对输入数据采样后，通过数字滤波器对数据抽取后对量化噪声进行整形和滤除，提高转换数据信噪比与精度。通过配置 FIR 低通滤波器还可以实现 50Hz/60Hz 同步工频抑制。通过高精度低温漂的片内基准可以为数据转换提供参考电压。

在数据转换主通路之外，芯片还集成了多种功能模块用于实现便利的单芯片测试方案和过程监测机制。其中，两路独立的可编程高精度电流源为 RTD 提供电流偏置，并且可以抵消掉寄生电阻带来的系统误差，提高测试精度；片上温度传感器可以提供芯片的实时温度，用于监测系统工作环境；复用的 GPIO 拓展了芯片的数字功能；阈值电压监控模块会对 PGA 输出电压和基准输入电压进行监控，确保芯片工作在稳定状态；Burn-out 电流源可以用于检测连接到芯片的传感器状态；CRC 校验功能用于验证输入输出的数字信号是否出现传输错误，保障数据安全可靠。

LTD226x 系列采用 QFN5x5-32L 封装，额定工作温度范围为 -40°C 至 +125°C。

2. 特点与优势

- 高精度 24 位 Delta-Sigma 模数转换器
- 低噪声：30 nV_{RMS} (@20 SPS, gain=128)
- 线性度：2 ppm
- 5 路单端输入或 3 路差分输入（LTD2260）
- 10 路单端输入或 5 路差分输入（LTD2261）
- 可编程增益：1~128 倍
- 满量程范围：±7 mV 到 ±5 V
- 数据转换速率：2.5SPS 到 40kSPS
- 参考电压温度漂移：2ppm/°C
- 同步 50Hz/60Hz 工频抑制
- 单周期稳定模式
- PGA 输出电压/参考输入电压监控
- 5V 或 ±2.5V 供电
- 片内温度传感器
- 循环冗余校验
- 两路独立电流源
- 传感器断路检测
- 4 路 GPIO（LTD2261）
- 桥式电阻传感器 AC 激励模式（LTD2261）

3. 典型应用

- 温度与压力测量
- PLC 与 DCS 中的模拟输入模块
- 衡器与应变仪
- 科学测量与实验室仪器

4. 引脚定义（俯视示意图）




图1 引脚定义

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

Table of Contents

1. 产品描述	1	12.9.4. 50Hz 与 60Hz 工频陷波	30
2. 特点与优势	1	13. 器件工作模式	31
3. 典型应用	2	13.1. 转换控制	31
4. 引脚定义（俯视示意图）	2	13.1.1. 连续转换模式	31
5. 器件比较	7	13.1.2. 脉冲转换模式	31
6. 引脚定义	7	13.1.3. 滤波器转换延迟	31
7. 功能模块图	8	13.1.4. 起始转换延时	32
8. 订购信息	8	13.2. 斩波模式	32
9. 性能	9	13.3. 交流激励	32
9.1. 极限值	9	13.4. 时钟模式	33
9.2. ESD 等级	9	13.5. 掉电模式	33
9.3. 推荐工作条件	9	13.5.1. 硬件掉电断电	33
9.4. 电性能	10	13.5.2. 软件掉电模式	33
9.5. 时序要求	12	13.6. 复位	33
9.6. 切换特性	13	13.6.1. 上电复位	34
10. 典型特征	15	13.6.2. 引脚复位	34
典型特征（接上页）	16	13.6.3. 命令复位	34
11. 噪声性能	17	13.7. 校准	34
12. 特点描述	21	13.7.1. 失调和满量程校准	34
12.1. 模拟输入与多路选择器	21	13.7.2. 失调自校准 (SFOCAL)	35
12.1.1. ESD 保护二极管	21	13.7.3. 偏移系统校准 (SYOCAL)	35
12.1.2. 输入多路选择器	21	13.7.4. 满量程校准 (GANCAL)	35
12.1.3. 温度传感器	21	13.7.5. 校准命令流程	35
12.1.4. 供电电压采集	22	13.7.6. 用户校准流程	36
12.1.5. 输入断开状态	22	13.8. 编程	37
12.1.6. 连接内部公共电压	22	13.8.1. 串行接口	37
12.1.7. 引脚的复用功能	22	13.8.2. 数据就绪 ($\overline{\text{DRDY}}$)	37
12.2. 可编程增益放大器 (PGA)	22	13.8.3. 转换数据	38
12.2.1. PGA 电压阈值监控	24	13.8.4. CRC	39
12.2.2. PGA 旁路模式	24	13.8.5. 命令	39
12.3. 电压基准	24	14. 寄存器映射	45
12.3.1. 片内基准	25	14.1. 寄存器描述	45
12.3.2. 外部基准	25	14.1.1. ID 寄存器（地址 = 00h）	45
12.3.3. AVDD - AVSS 参考电压（默认配置）	25	14.1.2. STATUS: 状态寄存器（地址 = 01h）	45
12.3.4. 参考电压阈值监控	25	14.1.3. MODE0: 模式寄存器 0（地址 = 02h）	46
12.4. 电平转换电压 (VBIAS)	25	14.1.4. MODE1: 模式寄存器 1（地址 = 03h）	47
12.5. Burn-out 电流源	26	14.1.5. MODE2: 模式寄存器 2（地址 = 04h）	47
12.6. 传感器激励电流源 (IDAC1 与 IDAC2)	26	14.1.6. MODE3: 模式寄存器 3（地址 = 05h）	48
12.7. 通用输入输出端口 (GPIOs)	27	14.1.7. REF: 基准配置寄存器（地址 = 06h）	49
12.8. 调制器	27	14.1.8. OFCALx: 失调电压校准寄存器（地址 = 07h、08h、09h）	49
12.9. 数字滤波器	27	14.1.9. FSCALx: 满量程校准寄存器（地址 = 0Ah、0Bh、0Ch）	49
12.9.1. Sinc 滤波器	27	14.1.10. IMUX: 电流源选择寄存器（地址 = 0Dh）	
12.9.2. FIR 滤波器	28		
12.9.3. 滤波器带宽	29		

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

.....	50	14.1.15. INPBIAS: 输入偏置寄存器 (地址 = 12h)		52
14.1.11. IMAG: 电流源幅度寄存器 (地址 = 0Eh)		50	15. 典型应用	54
14.1.12. RESERVED: 预留寄存器 (地址 = 0Fh)		51	15.1. 三线法电阻式温度传感器	54
14.1.13. PGA: PGA 配置寄存器 (地址 = 10h)	51	16. 封装信息	55	
14.1.14. INPMUX: 输入配置寄存器 (地址 = 11h)	51	17. 编带和卷轴信息	56	
.....	52	18. 说明	57	

40 ksps 高精度多通道 24-bit Δ - Σ ADC

List of Figures

图 1 引脚定义.....	2	图 22 模拟输入电路示意图	
图 2 功能模块图.....	8	图 23 PGA 电路结构示意图.....	23
图 3 串行接口时序图.....	12	图 24 PGA 输入输出电压范围推导过程.....	24
图 4 串行接口切换时序图.....	12	图 25 PGA 阈值监控电路.....	24
图 5 串行接口自动复位时序图.....	12	图 26 电压基准阈值监控电路.....	25
图 6 转换控制时序.....	13	图 27 电平转换电压电路.....	26
图 7 上电启动时序.....	13	图 28 Burn-out 电流源.....	26
图 8 RESET 管脚及 Reset 命令时序.....	14	图 29 电流源配置.....	27
图 9 AC 激励时序.....	14	图 30 数字滤波器模块.....	27
图 10 Chop 模式下的等效输入失调电压.....	15	图 31 Sinc5 滤波器频率响应@40k SPS.....	28
图 11 不同增益下的增益误差（未校正）.....	15	图 32 Sinc5 滤波器频率响应@14.4k SPS.....	28
图 12 不同输出电流下的 IDAC 失配.....	15	图 33 Sinc 滤波器频率响应@2400 SPS.....	28
图 13 PGA=1 时 INL 数据.....	15	图 34 Sinc 滤波器频率响应@10 SPS.....	28
图 14 CMRR 结果.....	15	图 35 FIR 滤波器频率响应@20 SPS.....	29
图 15 PSRR 结果.....	15	图 36 ADC 斩波模式.....	32
图 16 20SPS 下 8192 点直方图.....	16	图 37 校准模块框图.....	34
图 17 20SPS 下 8192 点 FFT 结果.....	16	图 38 DRDY 操作.....	38
图 18 7200SPS 下 8192 点直方图.....	16	图 39 转换数据读操作（状态字和校验模式不使能）.....	41
图 19 7200SPS 下 8192 点 FFT 结果.....	16	图 40 转换数据读操作（状态字和校验模式使能）.....	42
图 20 内部温度计电压分布直方图（非斩波模式@23.5℃）.....	16	图 41 寄存器读操作（02 寄存器，CRC 使能）.....	43
图 21 内部基准电压输出温度特性.....	16	图 42 寄存器写操作（02 寄存器，CRC 使能）.....	43
		图 43 三线法电阻式温度传感器示例.....	54

List of Tables

表 1 使用内部 2.5V 基准时的噪声 μ VRMS (μ VPP).....	16	表 23 SFOCAL 命令.....	41
表 2 使用内部 2.5V 基准时的 ENOB（无噪声分辨率）.....	18	表 24 RREG 命令.....	42
表 3 不同 PGA 增益时对应的满摆幅输入范围.....	22	表 25 WREG 命令.....	42
表 4 不同负载时电平转换电压稳定时间.....	25	表 26 LOCK 命令.....	43
表 5 不同滤波器-3dB 带宽.....	28	表 27 UNLOCK 命令.....	43
表 6 不同滤波器下 50Hz/60Hz 陷波.....	29	表 28 寄存器映射.....	44
表 7 不同滤波器转换延时.....	30	表 29 身份识别寄存器.....	44
表 8 交流驱动模式引脚.....	32	表 30 状态寄存器.....	44
表 9 失调校准寄存器定义.....	33	表 31 模式寄存器 0.....	45
表 10 失调校准寄存器值示例.....	33	表 32 模式寄存器 1.....	46
表 11 满量程校准寄存器值定义.....	34	表 33 模式寄存器 2.....	46
表 12 满量程校准寄存器值示例.....	34	表 34 模式寄存器 3.....	47
表 13 校准时间（ms）.....	34	表 35 基准配置寄存器.....	48
表 14 ADC 转换 CODE 值.....	37	表 36 失调电压校准寄存器.....	48
表 15 命令列表.....	38	表 37 满量程校准寄存器.....	48
表 16 NOP 命令.....	39	表 38 电流源选择寄存器.....	49
表 17 RESET 命令.....	39	表 39 电流源幅度寄存器.....	49
表 18 START 命令.....	39	表 40 预留寄存器.....	50
表 19 STOP 命令.....	40	表 41 PGA 配置寄存器.....	50
表 20 RDATA 命令.....	40	表 42 输入配置寄存器.....	51
表 21 SYOCAL 命令.....	41	表 43 输入偏置寄存器.....	51
表 22 GANCAL 命令.....	41		

40 ksps 高精度多通道 24-bit Δ - Σ ADC

5. 器件比较

型号	输入通道数		参考电压输入	GPIO/交流激励
	单端	差分		
LTD2260	5	3	1	NA
LTD2261	10	5	2	4

6. 引脚定义

引脚编号	引脚名称		描述
	LTD2260	LTD2261	
1	AINCOM	AINCOM	模拟共模输入 / IDAC1 / IDAC2 / VBIAS
2	CAPP	CAPP	PGA 正端输出. PGA 正端输出和 PGA 负端输出之间接 4.7nF 电容
3	CAPN	CAPN	PGA 负端输出. PGA 正端输出和 PGA 负端输出之间接 4.7nF 电容
4	AVDD	AVDD	模拟电源
5	AVSS	AVSS	模拟地
6	REFOUT	REFOUT	内部基准电压输出, 对模拟地接 10 μ F 电容
7	PWDN	PWDN	低功耗输入控制, 低有效
8	RESET	RESET	复位输入, 低有效
9	START	START	转换开始输入控制, 高有效
10	$\overline{\text{CS}}$	$\overline{\text{CS}}$	片选信号, 低有效
11	SCLK	SCLK	串行数据时钟.
12	DIN	DIN	串行数据输入.
13	$\overline{\text{DRDY}}$	$\overline{\text{DRDY}}$	数据就绪, 低电平有效
14	DOUT/ $\overline{\text{DRDY}}$	DOUT/ $\overline{\text{DRDY}}$	串行数据输出和数据就绪
15	BYPASS	BYPASS	内部电源输出, 对数字地接 1 μ F 电容
16	DGND	DGND	数字地
17	DVDD	DVDD	数字电源
18	CLKIN	CLKIN	外部时钟输入, 接地时使用内部时钟
19	N.C.	N.C.	没有连接, 悬空或接地
20	N.C.	N.C.	没有连接, 悬空或接地
21	N.C.	N.C.	没有连接, 悬空或接地.
22	N.C.	N.C.	没有连接, 悬空或接地
23	N.C.	AIN9	LTD2260 没有连接, 悬空或接地; LTD2261 模拟输入 9 / IDAC1 / IDAC2
24	N.C.	AIN8	LTD2260 没有连接, 悬空或接地; LTD2261 模拟输入 8 / IDAC1 / IDAC2
25	N.C.	AIN7	LTD2260 没有连接, 悬空或接地; LTD2261 模拟输入 7 / IDAC1 / IDAC2
26	N.C.	AIN6	LTD2260 没有连接, 悬空或接地; LTD2261 模拟输入 6 / IDAC1 / IDAC2
27	N.C.	AIN5	LTD2260 没有连接, 悬空或接地; LTD2261 模拟输入 5 / IDAC1 / IDAC2 / GPIO3 / ACX2
28	AIN4	AIN4	LTD2260: 模拟输入 4 / IDAC1 / IDAC2 LTD2261: 模拟输入 4 / IDAC1 / IDAC2 / GPIO2 / ACX1
29	AIN3	AIN3	LTD2260: 模拟输入 3 / IDAC1 / IDAC2 LTD2261: 模拟输入 3 / IDAC1 / IDAC2 / REFN1 / GPIO1 / $\overline{\text{ACX2}}$
30	AIN2	AIN2	LTD2260: 模拟输入 2 / IDAC1 / IDAC2 LTD2261: 模拟输入 2 / IDAC1 / IDAC2 / REFP1 / GPIO0 / $\overline{\text{ACX1}}$
31	AIN1	AIN1	模拟输入 1 / IDAC1 / IDAC2 / REFN0
32	AIN0	AIN0	模拟输入 0 / IDAC1 / IDAC2 / REFP0

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

7. 功能模块图




图 2 功能模块图

8. 订购信息

器件型号	封装	数量	丝印
LTD2260XF32/R2	QFN5×5-32L	Tape and Reel, 1000	D2260
LTD2261XF32/R2	QFN5×5-32L	Tape and Reel, 1000	D2261

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

9. 性能

9.1. 极限值

参数	最小值	最大值	单位
AVDD to AVSS	-0.3	7	V
AVSS to DGND	-3	0.3	V
DVDD to DGND	-0.3	7	V
模拟输入电压	AVSS - 0.3	AVDD+0.3	V
数字输入电压	DGND - 0.3	DVDD + 0.3	V
持续输入电流（除电源引脚）	-10	10	mA
结温度		150	°C
储存温度	-60	150	°C

9.2. ESD 等级

Parameter		Level	UNIT
Electrostatic Discharge Voltage	Human body model (HBM), per ANSI/ESDA/JEDEC JS-001, Charged-device model (CDM), per ANSI/ESDA/JEDEC JS-002	± 2000 ± 500	V V

9.3. 推荐工作条件

参数	测试条件	最小值	典型值	最大值	单位
供电					
模拟电源供电	AVDD to AVSS	4.75	5	5.25	V
	AVSS to DGND	-2.6		0	V
数字电源供电	DVDD to DGND	2.7		5.25	V
模拟输入					
V _{AINX}	绝对输入电压范围	PGA mode	AVSS + 0.3 + V _{IN} × (Gain - 1) / 2	AVDD - 0.3 - V _{IN} × (Gain - 1) / 2	V
		PGA bypassed	AVSS - 0.1	AVDD + 0.1	
V _{IN}	差分输入电压	V _{IN} = V _{AINP} - V _{AINN}	±V _{REF} / Gain		V
参考电压输入					
V _{REF}	参考电压	0.9		AVDD-AVSS	V
V _{REFNX}	负参考电压输入	AVSS - 0.05		V _{REFPX} - 0.9	V
V _{REFPX}	正参考电压输入	V _{REFNX} + 0.9		AVDD + 0.05	V
外部时钟					
f _{CLK}	频率	2.5 to 25.6 kSPS	1	7.3728	MHz
		40 kSPS	1	10.24	
	占空比	40%		60%	
GPIO					
	输入电压	AVSS		AVDD	V
数字输入					
	输入电压	DGND		DVDD	V
温度					
T _A	环境温度	-40		125	℃

40 ksps 高精度多通道 24-bit Δ - Σ ADC

9.4. 电性能

电性能最大值和最小值在-40 到 125°C 温度范围内测得，典型值在室温下测得，测试条件：AVDD = 5 V, AVSS = 0 V, DVDD = 3.3 V, V_{REF} = 2.5 V, f_{CLK} = 7.3728 MHz, PGA mode, gain = 1, data rate = 20 SPS（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
模拟输入					
输入电流	PGA 模式, V _{AINX} = 2.5V		4		nA
	PGA 旁路		215		
输入电流温漂			0.01		nA/°C
差分输入电流	PGA 模式, V _{IN} = 20 mV		±0.1		
	PGA 模式, V _{IN} = 2.5 V		±1	3	nA
	PGA 模式, 斩波模式		±60		
	PGA 旁路, V _{IN} = 2.5 V		±60		
差分输入电流温漂			0.05		nA/°C
差分输入阻抗	PGA 模式		1		GΩ
	PGA 旁路		1		MΩ
串扰			0.1		μV/V
PGA					
增益		1, 2, 4, 8, 16, 32, 64, 128			V/V
抗混叠滤波器频率	C _{CAPP} , CAPN = 4.7 nF		60		kHz
性能					
分辨率	不丢码	24			Bits
DR	转换速率	2.5		40,000	SPS
	噪声性能				
INL	积分非线性	Gain = 1 to 16	±2		ppm _{FSR}
		Gain = 32 to 128	±3		
		Gain = 1 to 32 (40 kSPS)	±5		
V _{OS}	失调电压	T _A = 25°C	±300 / Gain		μV
		T _A = 25°C, chop mode	±0.5 / Gain		
		After calibration			
失调电压温漂		Gain = 1 to 8	300 / Gain		nV/°C
		Gain = 16 to 128	60		
		Chop mode, gain = 1 to 128	6		
GE	增益误差	T _A = 25°C, gain = 1 to 128	±0.1%		
		校准后			
	增益漂移	Gain = 1 to 128		16	ppm/°C
NMRR	50Hz/60Hz 工频抑制		见表 6		
CMRR	共模抑制比	DR = 20 SPS	130		dB
		DR = 400 SPS	115		
PSRR	电源抑制比	AVSS and AVDD	80		dB
		DVDD	120		
片内时钟					
f _{CLK}	频率	2.5 SPS to 25.6 kSPS	7.3728		MHz
		40 kSPS	10.24		
	精度		±0.5%		
电压参考输入					
	输入电流		±250		nA
	输入电流 vs 电压		15		nA/V
	输入电流漂移		0.2		nA/°C
	输入阻抗		30		MΩ
片内基准					
	输出电压		2.5		V
	初始误差	T _A = 25°C	±0.1%		
温漂		T _A = 0°C to 85°C	2	10	ppm/°C
		T _A = -40°C to 125°C	4	20	
		第二次温度循环	±20		ppm
	输出电流	-10		10	mA
	负载调整率		50		μV/mA

40 ksps 高精度多通道 24-bit Δ - Σ ADC

参数		测试条件	最小值	典型值	最大值	单位
建立时间		Settling time to $\pm 0.001\%$ of the final value		100		ms
激励电流源（IDACs）						
输出电流档位			50, 100, 250, 500, 750, 1000, 1500, 2000, 2500, 3000			μA
适配电压范围			AVSS		AVDD - 1.1	V
精确度				$\pm 1\%$		
匹配误差		同样电流大小		$\pm 0.1\%$		
		不同电流大小		$\pm 1\%$		
温漂				100		ppm/ $^{\circ}\text{C}$
		匹配漂移, $I_{\text{IDAC1}} = I_{\text{IDAC2}}$			25	
电平转换电压（VBIAS）						
电压			$(\text{AVDD} + \text{AVSS}) / 2$			V
输出阻抗			100			Ω
Burn-out 电流源						
输出电流档位		源或漏	0.05, 0.2, 1, 10			μA
精确度		0.05 μA	0.05			0.075 μA
温度传感器						
参考电压		$T_{\text{A}} = 25^{\circ}\text{C}$	119.2			mV
温度系数			392			$\mu\text{V}/^{\circ}\text{C}$
阈值监控						
PGA 输出		低	AVSS + 0.2			V
		高	AVDD - 0.2			
参考电压		低	0.4			0.6 V
GPIOs						
V_{OL}	输出低电平	$I_{\text{OL}} = -1 \text{ mA}$	0.2 $\times$ AVDD			V
V_{OH}	输出高电平	$I_{\text{OH}} = 1 \text{ mA}$	0.8 $\times$ AVDD			V
V_{IL}	输入低电平		0.3 $\times$ AVDD			V
V_{IH}	输入高电平		0.7 $\times$ AVDD			V
	输入迟滞		0.5			V
数字输入/输出						
V_{OL}	输出低电平	$I_{\text{OL}} = -1 \text{ mA}$	0.2 $\times$ DVDD			V
		$I_{\text{OL}} = -8 \text{ mA}$	0.2 $\times$ DVDD			
V_{OH}	输出高电平	$I_{\text{OH}} = 1 \text{ mA}$	0.8 $\times$ DVDD			V
		$I_{\text{OH}} = 8 \text{ mA}$	0.75 $\times$ DVDD			
V_{IL}	输入低电平		0.3 $\times$ DVDD			V
V_{IH}	输入高电平		0.7 $\times$ DVDD			V
	输入迟滞		0.1			V
	输入漏电流		-10			10 μA
供电						
$I_{\text{AVDD}}, I_{\text{AVSS}}$	模拟供电电流	PGA 旁路	3.4			mA
		PGA 模式, gain = 1 to 32	4.1			
		PGA 模式, gain = 64 or 128	4.4			
		低功耗模式	2			μA
$I_{\text{AVDD}}, I_{\text{AVSS}}$	模拟供电电流（按功能）	电压参考	0.2			mA
		40 kSPS 模式	0.5			
		电流源	随配置			
I_{DVDD}	数字供电电流	20 SPS	0.4			mA
		40 kSPS	0.6			
		低功耗模式	30			μA
PD	功耗	PGA 模式	20			mW
		低功耗模式	0.1			

40 ksps 高精度多通道 24-bit Δ - Σ ADC

9.5. 时序要求

测试条件: DVDD = 2.7 V to 5.25 V, PIN: DOUT/ $\overline{\text{DRDY}}$ 负载: 20 pF || 100 k Ω to DGND, 温度: -40°C~125°C。

参数		MIN	MAX	UNIT
串行接口				
$t_{d(\text{CSSC})}$	延迟时间, 最后一个 SCLK 下降沿后的 $\overline{\text{CS}}$ 上升沿	50		ns
$t_{su(\text{DI})}$	建立时间, SCLK 下降沿前的 SDI 有效	25		ns
$t_{h(\text{DI})}$	保持时., SDI 在 SCLK 下降沿后有效	25		ns
$t_c(\text{SC})$	SCLK 周期	97	10^6	ns
$t_w(\text{SCH}), t_w(\text{SCL})$	脉冲持续时间, SCLK 低电平或高电平	40		ns
$t_{d(\text{SCCS})}$	延迟时间, $\overline{\text{CS}}$ 下降沿后的第一个 SCLK 上升沿	50		ns
$t_w(\text{CSH})$	脉冲持续时间, $\overline{\text{CS}}$ 高电平	25		ns
$t_{d(\text{SCIR})}$	延迟时间, SCLK 高或低到强制接口自动复位		65540	$1/f_{\text{CLK}}$
重置				
$t_w(\text{RSTL})$	脉冲持续时间, RESET 低电平	4		$1/f_{\text{CLK}}$
转换控制				
$t_w(\text{STH})$	脉冲持续时间, START 高电平	4		$1/f_{\text{CLK}}$
$t_w(\text{STL})$	脉冲持续时间, START 低电平	4		$1/f_{\text{CLK}}$
$t_{su(\text{DRST})}$	建立时间, 在 $\overline{\text{DRDY}}$ 下降沿之前的 START 或 STOP 位用于停止下一次转换(连续模式)		100	$1/f_{\text{CLK}}$
$t_{h(\text{DRSP})}$	保持时间, 在 $\overline{\text{DRDY}}$ 下降沿之前的 START 或 STOP 位用于开始下一次转换(连续模式)	150		$1/f_{\text{CLK}}$




图 3 串行接口时序图




图 4 串行接口切换时序图




图 5 串行接口自动复位时序图

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

9.6. 切换特性

测试条件: DVDD = 2.7 V to 5.25 V, PIN: DOUT/ $\overline{\text{DRDY}}$ 负载: 20 pF || 100 k Ω to DGND, 温度: -40°C~125°C。

Parameter		MIN	TYP	MAX	UNIT
串行接口					
$t_{\text{W(DRH)}}$	脉冲持续时间, $\overline{\text{DRDY}}$ 高电平	16			1/f _{CLK}
$t_{\text{P(CSD0)}}$	传播延迟时间, $\overline{\text{CS}}$ 下降沿到 DOUT/ $\overline{\text{DRDY}}$ 驱动	0		50	ns
$t_{\text{P(SCD01)}}$	传播延迟时间, SCLK 上升沿至 有效 DOUT/ $\overline{\text{DRDY}}$			40	ns
$t_{\text{H(SCD01)}}$	保持时间, SCLK 上升沿至 DOUT/ $\overline{\text{DRDY}}$ 无效	0			ns
$t_{\text{H(SCD02)}}$	保持时间, 上一次 SCLK 下降沿至 data on DOUT/ $\overline{\text{DRDY}}$ 无效	15			ns
$t_{\text{P(SCD02)}}$	传播延迟时间, 上一次 SCLK 下降沿至 DOUT/ $\overline{\text{DRDY}}$ 有效			110	ns
$t_{\text{P(CSD0Z)}}$	传播延迟时间, $\overline{\text{CS}}$ 上升沿至 DOUT/ $\overline{\text{DRDY}}$ 高阻态			50	ns
重置					
$t_{\text{P(RSCN)}}$	传播延迟时间, RESET 上升沿或 RESET 命令至开始转换	512			1/f
$t_{\text{P(PRCM)}}$	传播延迟时间, 电源上电阈值至 ADC 通信		2 ¹⁶		1/f _{CLK}
$t_{\text{P(CMCN)}}$	传播延迟使劲按, ADC 通信至转换开始	512			1/f _{CLK}
交流激励					
$t_{\text{d(ACX)}}$	延迟时间, 相位非交叠时间		8		1/f _{CLK}
$t_{\text{c(ACX)}}$	ACX 周期	2			t _{STDR}
转换控制					
$t_{\text{P(STDR)}}$	传播延迟时间, START 高或 START 命令至 $\overline{\text{DRDY}}$ 高			2	1/f _{CLK}




图 6 转换控制时序




图 7 上电启动时序



40 ksp/s 高精度多通道 24-bit Δ - Σ ADC图 8 $\overline{RESET}$ 管脚及 Reset 命令时序

图 9 AC 激励时序

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

10. 典型特征

除明确指出外，在 $T_A=25^\circ\text{C}$ ， $AVDD=5\text{V}$ ， $AVSS=0\text{V}$ ， $DVDD=3.3\text{V}$ ， $V_{REF}=2.5\text{V}$ ，输出速率 20SPS， $f_{clk}=7.3728\text{MHz}$ ， $gain=1$ 条件下进行测量。




图 10 Chop 模式下的等效输入失调电压




图 11 不同增益下的增益误差（未校正）




图 12 不同输出电流下的 IDAC 失配




图 13 PGA=1 时 INL 数据




图 14 CMRR 结果




图 15 PSRR 结果

40 ksps 高精度多通道 24-bit Δ - Σ ADC

典型特征（接上页）

除明确指出外，在 $T_A=25^\circ\text{C}$ ， $AVDD=5\text{V}$ ， $AVSS=0\text{V}$ ， $DVDD=3.3\text{V}$ ， $V_{REF}=2.5\text{V}$ ，输出速率 20SPS， $f_{clk}=7.3728\text{MHz}$ ， $gain=1$ 条件下进行测量。




图 16 20SPS 下 8192 点直方图




图 17 20SPS 下 8192 点 FFT 结果




图 18 7200SPS 下 8192 点直方图




图 19 7200SPS 下 8192 点 FFT 结果




图 20 内部温度计电压分布直方图（非斩波模式@23.5°C）




图 21 内部基准电压输出温度特性

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

11. 噪声性能

LTD226x 的噪声性能主要由数据转换速率、PGA 增益和数字滤波器配置决定。由于噪声密度在频域内是均匀分布的，减小数据转换率会等比例的减小信号带宽，因此减少总噪声。PGA 产生的噪声小于调制器产生的噪声，如果以折合到输入端的噪声作为衡量标准的话，提高 PGA 增益会减小噪声。增加 Sinc 滤波器的阶数会进一步的提高滤波效率来减少噪声，而如果使用额外的 FIR 滤波器会增加噪声。

表 1 给出了在所测试条件下、以 μV_{RMS} (RMS = 均方根) 表示的噪声性能。括号中的数值为峰—峰值 (μV_{PP})。

表 2 给出了在指定条件下、以有效分辨率 (位) 表示的噪声性能。括号中的数值为无噪声分辨率。无噪声分辨率定义为 ADC 在无代码抖动 (no code flicker) 情况下的分辨率。无噪声分辨率数据基于峰—峰噪声测量值计算得到。

表中所列的有效分辨率数据按照公式计算：

$$\text{有效分辨率或无噪声分辨率} = \ln(\text{FSR} / e_n) / \ln(2)$$

其中：

$$\text{FSR} = \text{满量程范围} = 2 \times V_{\text{REF}} / \text{Gain}$$

$$e_n = \text{输入参考电压噪声 (使用 RMS 值计算有效分辨率, 使用峰峰值计算无噪声分辨率)}$$

噪声性能表中给出的数据表示 $T_A = 25^\circ\text{C}$ 条件下 ADC 的典型性能。噪声性能数据为 ADC 输出数据的标准差和峰—峰值计算结果。噪声数据是在输入端短接的条件下采集的，基于连续 ADC 读数，采集时间为 10 秒或 8192 个数据点 (以先满足的条件为准)。由于噪声具有统计特性，重复进行噪声测量可能会得到略高或略低的噪声性能结果。测试过程中 CAPP、CAPN 之间的电容使用 4.7nF C0G 电容。

表 1 使用内部 2.5V 基准时的噪声 μV_{RMS} (μV_{PP})

DATA RATE (SPS)	FILTER	GAIN							
		1	2	4	8	16	32	64	128
2.5	FIR	0.24(1.19)	0.11(0.60)	0.06(0.37)	0.04(0.19)	0.02(0.11)	0.02(0.10)	0.02(0.10)	0.02(0.11)
2.5	Sinc1	0.17(0.89)	0.08(0.45)	0.04(0.22)	0.02(0.15)	0.01(0.07)	0.01(0.07)	0.01(0.06)	0.01(0.06)
2.5	Sinc2	0.12(0.60)	0.06(0.30)	0.04(0.15)	0.02(0.15)	0.01(0.07)	0.01(0.05)	0.01(0.06)	0.01(0.06)
2.5	Sinc3	0.13(0.60)	0.06(0.30)	0.04(0.22)	0.02(0.11)	0.01(0.06)	0.01(0.06)	0.01(0.05)	0.01(0.05)
2.5	Sinc4	0.15(0.60)	0.07(0.30)	0.03(0.15)	0.02(0.11)	0.01(0.06)	0.01(0.05)	0.01(0.05)	0.01(0.05)
5	FIR	0.29(1.79)	0.14(0.75)	0.08(0.45)	0.05(0.30)	0.03(0.15)	0.02(0.12)	0.02(0.13)	0.02(0.12)
5	Sinc1	0.19(0.89)	0.09(0.45)	0.05(0.22)	0.03(0.15)	0.02(0.07)	0.01(0.08)	0.01(0.08)	0.01(0.07)
5	Sinc2	0.16(0.89)	0.09(0.45)	0.04(0.22)	0.03(0.15)	0.02(0.07)	0.01(0.07)	0.01(0.06)	0.01(0.07)
5	Sinc3	0.15(0.60)	0.07(0.30)	0.04(0.22)	0.02(0.15)	0.02(0.07)	0.01(0.06)	0.01(0.05)	0.01(0.06)
5	Sinc4	0.16(0.60)	0.08(0.30)	0.04(0.15)	0.02(0.11)	0.01(0.06)	0.01(0.05)	0.01(0.05)	0.01(0.05)
10	FIR	0.41(2.09)	0.20(1.04)	0.11(0.52)	0.07(0.34)	0.04(0.22)	0.03(0.19)	0.03(0.17)	0.03(0.19)
10	Sinc1	0.23(1.19)	0.11(0.45)	0.06(0.30)	0.04(0.26)	0.02(0.13)	0.02(0.10)	0.02(0.10)	0.02(0.10)
10	Sinc2	0.22(1.19)	0.10(0.45)	0.06(0.30)	0.04(0.19)	0.02(0.09)	0.02(0.09)	0.02(0.09)	0.02(0.10)
10	Sinc3	0.18(0.89)	0.10(0.45)	0.05(0.22)	0.03(0.15)	0.02(0.09)	0.02(0.08)	0.02(0.09)	0.01(0.08)
10	Sinc4	0.19(0.60)	0.09(0.45)	0.05(0.22)	0.03(0.11)	0.02(0.07)	0.01(0.07)	0.01(0.07)	0.01(0.08)
16.6	Sinc1	0.28(1.19)	0.15(0.89)	0.08(0.30)	0.05(0.22)	0.03(0.13)	0.03(0.13)	0.02(0.12)	0.03(0.13)
16.6	Sinc2	0.25(1.49)	0.12(0.60)	0.07(0.37)	0.04(0.22)	0.02(0.13)	0.02(0.13)	0.02(0.10)	0.02(0.11)
16.6	Sinc3	0.21(0.89)	0.11(0.60)	0.06(0.30)	0.04(0.19)	0.02(0.09)	0.02(0.09)	0.02(0.10)	0.02(0.10)
16.6	Sinc4	0.19(1.19)	0.11(0.60)	0.06(0.37)	0.04(0.19)	0.02(0.11)	0.02(0.10)	0.02(0.10)	0.02(0.10)
20	FIR	0.56(2.98)	0.31(1.64)	0.16(0.82)	0.10(0.48)	0.06(0.34)	0.05(0.28)	0.04(0.25)	0.05(0.23)
20	Sinc1	0.33(1.79)	0.18(0.89)	0.09(0.52)	0.06(0.30)	0.03(0.22)	0.03(0.17)	0.03(0.13)	0.03(0.14)
20	Sinc2	0.25(1.49)	0.15(0.75)	0.08(0.52)	0.05(0.34)	0.03(0.13)	0.02(0.13)	0.02(0.10)	0.02(0.11)
20	Sinc3	0.26(1.79)	0.12(0.60)	0.07(0.37)	0.04(0.22)	0.02(0.11)	0.02(0.10)	0.02(0.12)	0.02(0.10)

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

DATA RATE (SPS)	FILTER	GAIN							
		1	2	4	8	16	32	64	128
20	Sinc4	0.25(1.49)	0.11(0.60)	0.07(0.37)	0.04(0.22)	0.02(0.11)	0.02(0.11)	0.02(0.10)	0.02(0.11)
50	Sinc1	0.51(3.58)	0.26(1.64)	0.14(0.97)	0.09(0.56)	0.05(0.34)	0.04(0.25)	0.04(0.30)	0.04(0.27)
50	Sinc2	0.40(2.68)	0.20(1.19)	0.11(0.82)	0.07(0.45)	0.04(0.24)	0.03(0.25)	0.03(0.21)	0.03(0.23)
50	Sinc3	0.37(2.38)	0.18(1.04)	0.10(0.60)	0.07(0.48)	0.04(0.20)	0.03(0.19)	0.03(0.20)	0.03(0.19)
50	Sinc4	0.35(2.09)	0.18(1.19)	0.10(0.60)	0.06(0.37)	0.03(0.20)	0.03(0.20)	0.03(0.19)	0.03(0.17)
60	Sinc1	0.56(2.98)	0.28(1.64)	0.15(1.04)	0.09(0.63)	0.05(0.30)	0.05(0.31)	0.05(0.31)	0.05(0.35)
60	Sinc2	0.45(2.98)	0.22(1.34)	0.12(0.89)	0.08(0.48)	0.04(0.26)	0.04(0.25)	0.04(0.26)	0.04(0.25)
60	Sinc3	0.39(2.09)	0.20(1.34)	0.11(0.75)	0.07(0.48)	0.04(0.28)	0.04(0.27)	0.03(0.22)	0.03(0.21)
60	Sinc4	0.39(2.38)	0.19(1.19)	0.11(0.67)	0.07(0.45)	0.04(0.20)	0.03(0.20)	0.03(0.22)	0.03(0.20)
100	Sinc1	0.73(4.47)	0.36(2.24)	0.19(1.12)	0.12(0.82)	0.07(0.47)	0.06(0.42)	0.06(0.34)	0.06(0.39)
100	Sinc2	0.58(3.87)	0.30(1.94)	0.16(0.97)	0.10(0.63)	0.06(0.34)	0.05(0.30)	0.05(0.35)	0.05(0.29)
100	Sinc3	0.51(3.58)	0.27(1.79)	0.14(0.89)	0.09(0.52)	0.05(0.30)	0.04(0.28)	0.04(0.29)	0.05(0.28)
100	Sinc4	0.48(2.68)	0.25(1.49)	0.14(0.89)	0.08(0.56)	0.05(0.30)	0.04(0.25)	0.04(0.25)	0.04(0.26)
400	Sinc1	1.42(9.54)	0.72(4.77)	0.39(2.16)	0.23(1.64)	0.14(0.95)	0.12(0.75)	0.12(0.79)	0.11(0.70)
400	Sinc2	1.04(6.56)	0.59(4.32)	0.32(2.01)	0.20(1.23)	0.11(0.71)	0.09(0.54)	0.10(0.54)	0.10(0.66)
400	Sinc3	1.03(6.26)	0.54(3.28)	0.28(1.86)	0.17(1.04)	0.10(0.67)	0.09(0.54)	0.09(0.62)	0.09(0.59)
400	Sinc4	0.93(5.36)	0.49(3.28)	0.26(1.64)	0.16(1.04)	0.09(0.56)	0.08(0.59)	0.08(0.53)	0.08(0.50)
1200	Sinc1	2.71(18.48)	1.34(8.34)	0.71(4.54)	0.44(2.98)	0.25(1.60)	0.21(1.47)	0.20(1.23)	0.21(1.21)
1200	Sinc2	1.94(12.22)	0.99(6.11)	0.54(3.65)	0.35(2.24)	0.19(1.08)	0.17(1.03)	0.18(1.08)	0.17(1.11)
1200	Sinc3	1.74(11.62)	0.94(5.96)	0.52(3.50)	0.31(1.83)	0.17(1.12)	0.15(1.01)	0.16(0.91)	0.15(1.03)
1200	Sinc4	1.69(10.73)	0.88(5.22)	0.45(2.61)	0.28(1.79)	0.16(1.10)	0.15(0.97)	0.15(1.04)	0.14(0.92)
2400	Sinc1	3.97(25.63)	2.03(13.26)	1.09(7.23)	0.65(4.32)	0.33(2.09)	0.28(1.80)	0.28(1.91)	0.27(1.75)
2400	Sinc2	2.92(19.37)	1.43(10.88)	0.78(5.14)	0.48(3.05)	0.26(1.70)	0.23(1.42)	0.23(1.44)	0.22(1.33)
2400	Sinc3	2.56(17.29)	1.34(8.34)	0.71(4.25)	0.44(2.79)	0.24(1.58)	0.21(1.29)	0.21(1.51)	0.20(1.12)
2400	Sinc4	2.33(15.80)	1.16(8.34)	0.65(3.73)	0.40(2.53)	0.23(1.36)	0.20(1.31)	0.20(1.14)	0.20(1.30)
4800	Sinc1	6.45(52.75)	3.34(28.31)	1.70(16.99)	0.97(6.74)	0.51(3.17)	0.39(2.44)	0.38(2.65)	0.37(2.49)
4800	Sinc2	4.83(36.06)	2.27(16.39)	1.20(7.97)	0.71(4.43)	0.39(2.74)	0.33(2.37)	0.32(2.00)	0.33(1.78)
4800	Sinc3	3.93(27.12)	2.11(13.56)	1.11(7.23)	0.63(4.10)	0.34(2.31)	0.29(1.93)	0.29(1.89)	0.30(1.88)
4800	Sinc4	3.63(23.84)	1.84(13.11)	0.96(5.22)	0.60(3.58)	0.33(2.44)	0.28(1.75)	0.27(1.90)	0.29(1.73)
7200	Sinc1	9.77(73.61)	4.70(33.53)	2.59(24.29)	1.40(9.16)	0.70(6.31)	0.48(3.20)	0.47(3.46)	0.48(3.32)
7200	Sinc2	7.36(52.15)	3.66(30.99)	1.92(13.63)	1.02(7.53)	0.56(4.14)	0.40(2.54)	0.41(2.62)	0.42(2.78)
7200	Sinc3	6.09(47.98)	3.20(24.59)	1.58(12.37)	0.94(6.33)	0.50(3.52)	0.37(2.56)	0.38(2.90)	0.37(2.41)
7200	Sinc4	5.27(36.66)	2.69(24.59)	1.43(9.76)	0.79(5.63)	0.45(2.70)	0.34(2.21)	0.35(2.15)	0.35(2.41)
14400	Sinc5	16.40(135.00)	8.53(67.50)	4.19(31.96)	2.21(15.09)	1.15(10.43)	0.67(4.45)	0.67(4.88)	0.66(4.61)
19200	Sinc5	33.43(278.65)	16.66(130.98)	8.73(64.52)	4.23(31.74)	2.08(17.66)	1.14(9.13)	1.15(7.53)	1.16(9.72)
25600	Sinc5	66.09(537.93)	31.89(259.43)	17.16(128.90)	8.10(61.50)	4.39(35.63)	2.24(18.02)	2.22(14.98)	2.22(16.67)
40000	Sinc5	93.18(686.35)	47.68(345.71)	23.98(160.41)	12.07(81.84)	5.70(42.99)	2.93(19.13)	3.15(23.05)	3.06(21.57)

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

表 2 使用内部 2.5V 基准时的 ENOB（无噪声分辨率）

DATA RATE (SPS)	FILTER	GAIN							
		1	2	4	8	16	32	64	128
2.5	FIR	24(22.0)	24(22.0)	24(21.7)	24(21.6)	24(21.4)	22.9(20.6)	21.9(19.6)	20.9(18.4)
2.5	Sinc1	24(22.4)	24(22.4)	24(22.4)	24(22.0)	24(22.1)	24(21.1)	22.9(20.3)	21.9(19.3)
2.5	Sinc2	24(23.0)	24(23.0)	24(23.0)	24(22.0)	24(22.1)	24(21.6)	22.9(20.3)	21.9(19.3)
2.5	Sinc3	24(23.0)	24(23.0)	24(22.4)	24(22.4)	24(22.3)	24(21.3)	22.9(20.6)	21.9(19.6)
2.5	Sinc4	24(23.0)	24(23.0)	24(23.0)	24(22.4)	24(22.3)	24(21.6)	22.9(20.6)	21.9(19.6)
5	FIR	24(21.4)	24(21.7)	24(21.4)	23.6(21.0)	23.3(21.0)	22.9(20.3)	21.9(19.2)	20.9(18.3)
5	Sinc1	24(22.4)	24(22.4)	24(22.4)	24(22.0)	24(22.1)	24(20.9)	22.9(19.9)	21.9(19.1)
5	Sinc2	24(22.4)	24(22.4)	24(22.4)	24(22.0)	24(22.1)	24(21.1)	22.9(20.3)	21.9(19.1)
5	Sinc3	24(23.0)	24(23.0)	24(22.4)	24(22.0)	24(22.1)	24(21.3)	22.9(20.6)	21.9(19.3)
5	Sinc4	24(23.0)	24(23.0)	24(23.0)	24(22.4)	24(22.3)	24(21.6)	22.9(20.6)	21.9(19.6)
10	FIR	23.5(21.2)	23.6(21.2)	23.4(21.2)	23.1(20.8)	22.9(20.4)	22.3(19.6)	21.3(18.8)	20.3(17.6)
10	Sinc1	24(22.0)	24(22.4)	24(22.0)	24(21.2)	24(21.2)	22.9(20.6)	21.9(19.6)	20.9(18.6)
10	Sinc2	24(22.0)	24(22.4)	24(22.0)	24(21.6)	24(21.7)	22.9(20.7)	21.9(19.7)	20.9(18.6)
10	Sinc3	24(22.4)	24(22.4)	24(22.4)	24(22.0)	24(21.7)	22.9(20.9)	21.9(19.7)	21.9(18.9)
10	Sinc4	24(23.0)	24(22.4)	24(22.4)	24(22.4)	24(22.1)	24(21.1)	22.9(20.1)	21.9(18.9)
16.6	Sinc1	24(22.0)	24(21.4)	24(22.0)	23.6(21.4)	23.3(21.2)	22.3(20.2)	21.9(19.3)	20.3(18.2)
16.6	Sinc2	24(21.7)	24(22.0)	24(21.7)	23.9(21.4)	23.9(21.2)	22.9(20.2)	21.9(19.6)	20.9(18.4)
16.6	Sinc3	24(22.4)	24(22.0)	24(22.0)	23.9(21.6)	23.9(21.7)	22.9(20.7)	21.9(19.6)	20.9(18.6)
16.6	Sinc4	24(22.0)	24(22.0)	24(21.7)	23.9(21.6)	23.9(21.4)	22.9(20.6)	21.9(19.6)	20.9(18.6)
20	FIR	23.1(20.7)	22.9(20.5)	22.9(20.5)	22.6(20.3)	22.3(19.8)	21.6(19.1)	20.9(18.3)	19.6(17.4)
20	Sinc1	23.9(21.4)	23.7(21.4)	23.7(21.2)	23.3(21.0)	23.3(20.4)	22.3(19.8)	21.3(19.2)	20.3(18.1)
20	Sinc2	24(21.7)	24(21.7)	23.9(21.2)	23.6(20.8)	23.3(21.2)	22.9(20.2)	21.9(19.6)	20.9(18.4)
20	Sinc3	24(21.4)	24(22.0)	24(21.7)	23.9(21.4)	23.9(21.4)	22.9(20.6)	21.9(19.3)	20.9(18.6)
20	Sinc4	24(21.7)	24(22.0)	24(21.7)	23.9(21.4)	23.9(21.4)	22.9(20.4)	21.9(19.6)	20.9(18.4)
50	Sinc1	23.2(20.4)	23.2(20.5)	23.1(20.3)	22.7(20.1)	22.6(19.8)	21.9(19.3)	20.9(18.0)	19.9(17.1)
50	Sinc2	23.6(20.8)	23.6(21.0)	23.4(20.5)	23.1(20.4)	22.9(20.3)	22.3(19.3)	21.3(18.5)	20.3(17.4)
50	Sinc3	23.7(21.0)	23.7(21.2)	23.6(21.0)	23.1(20.3)	22.9(20.6)	22.3(19.6)	21.3(18.6)	20.3(17.6)
50	Sinc4	23.8(21.2)	23.7(21.0)	23.6(21.0)	23.3(20.7)	23.3(20.6)	22.3(19.6)	21.3(18.6)	20.3(17.8)
60	Sinc1	23.1(20.7)	23.1(20.5)	23.0(20.2)	22.7(19.9)	22.6(20.0)	21.6(18.9)	20.6(17.9)	19.6(16.8)
60	Sinc2	23.4(20.7)	23.4(20.8)	23.3(20.4)	22.9(20.3)	22.9(20.2)	21.9(19.3)	20.9(18.2)	19.9(17.3)
60	Sinc3	23.6(21.2)	23.6(20.8)	23.4(20.7)	23.1(20.3)	22.9(20.1)	21.9(19.1)	21.3(18.4)	20.3(17.5)
60	Sinc4	23.6(21.0)	23.6(21.0)	23.4(20.8)	23.1(20.4)	22.9(20.6)	22.3(19.6)	21.3(18.4)	20.3(17.6)
100	Sinc1	22.7(20.1)	22.7(20.1)	22.6(20.1)	22.3(19.5)	22.1(19.3)	21.3(18.5)	20.3(17.8)	19.3(16.6)
100	Sinc2	23.0(20.3)	23.0(20.3)	22.9(20.3)	22.6(19.9)	22.3(19.8)	21.6(19.0)	20.6(17.8)	19.6(17.0)
100	Sinc3	23.2(20.4)	23.1(20.4)	23.1(20.4)	22.7(20.2)	22.6(20.0)	21.9(19.1)	20.9(18.0)	19.6(17.1)
100	Sinc4	23.3(20.8)	23.3(20.7)	23.1(20.4)	22.9(20.1)	22.6(20.0)	21.9(19.3)	20.9(18.3)	19.9(17.2)
400	Sinc1	21.7(19.0)	21.7(19.0)	21.6(19.1)	21.4(18.5)	21.1(18.3)	20.3(17.7)	19.3(16.6)	18.4(15.8)
400	Sinc2	22.2(19.5)	22.0(19.1)	21.9(19.2)	21.6(19.0)	21.4(18.7)	20.7(18.1)	19.6(17.1)	18.6(15.9)
400	Sinc3	22.2(19.6)	22.1(19.5)	22.1(19.4)	21.8(19.2)	21.6(18.8)	20.7(18.1)	19.7(16.9)	18.7(16.0)
400	Sinc4	22.4(19.8)	22.3(19.5)	22.2(19.5)	21.9(19.2)	21.7(19.1)	20.9(18.0)	19.9(17.2)	18.9(16.3)

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

DATA RATE (SPS)	FILTER	GAIN							
		1	2	4	8	16	32	64	128
1200	Sinc1	20.8(18.0)	20.8(18.2)	20.7(18.1)	20.4(17.7)	20.3(17.6)	19.5(16.7)	18.6(16.0)	17.5(15.0)
1200	Sinc2	21.3(18.6)	21.3(18.6)	21.1(18.4)	20.8(18.1)	20.6(18.1)	19.8(17.2)	18.7(16.1)	17.8(15.1)
1200	Sinc3	21.5(18.7)	21.3(18.7)	21.2(18.4)	20.9(18.4)	20.8(18.1)	20.0(17.2)	18.9(16.4)	18.0(15.2)
1200	Sinc4	21.5(18.8)	21.4(18.9)	21.4(18.9)	21.1(18.4)	20.9(18.1)	20.0(17.3)	19.0(16.2)	18.1(15.4)
2400	Sinc1	20.3(17.6)	20.2(17.5)	20.1(17.4)	19.9(17.1)	19.9(17.2)	19.1(16.4)	18.1(15.3)	17.1(14.4)
2400	Sinc2	20.7(18.0)	20.7(17.8)	20.6(17.9)	20.3(17.6)	20.2(17.5)	19.4(16.7)	18.4(15.7)	17.4(14.8)
2400	Sinc3	20.9(18.1)	20.8(18.2)	20.7(18.2)	20.4(17.8)	20.3(17.6)	19.5(16.9)	18.5(15.7)	17.6(15.1)
2400	Sinc4	21.0(18.3)	21.0(18.2)	20.9(18.4)	20.6(17.9)	20.4(17.8)	19.6(16.9)	18.6(16.1)	17.6(14.9)
4800	Sinc1	19.6(16.5)	19.5(16.4)	19.5(16.2)	19.3(16.5)	19.2(16.6)	18.6(16.0)	17.6(14.8)	16.7(13.9)
4800	Sinc2	20.0(17.1)	20.1(17.2)	20.0(17.3)	19.7(17.1)	19.6(16.8)	18.9(16.0)	17.9(15.3)	16.9(14.4)
4800	Sinc3	20.3(17.5)	20.2(17.5)	20.1(17.4)	19.9(17.2)	19.8(17.0)	19.0(16.3)	18.0(15.3)	17.0(14.3)
4800	Sinc4	20.4(17.7)	20.4(17.5)	20.3(17.9)	20.0(17.4)	19.9(17.0)	19.1(16.4)	18.1(15.3)	17.0(14.5)
7200	Sinc1	19.0(16.1)	19.0(16.2)	18.9(16.1)	18.8(16.1)	18.8(15.6)	18.3(15.6)	17.3(14.5)	16.3(13.5)
7200	Sinc2	19.4(16.5)	19.4(16.3)	19.3(16.5)	19.2(16.3)	19.1(15.9)	18.6(15.9)	17.5(14.9)	16.5(13.8)
7200	Sinc3	19.6(16.7)	19.6(16.6)	19.6(16.6)	19.3(16.6)	19.3(15.9)	18.7(15.9)	17.6(14.7)	16.7(14.0)
7200	Sinc4	19.9(17.1)	19.8(16.6)	19.7(17.0)	19.6(16.8)	19.4(16.1)	18.8(16.1)	17.8(15.1)	16.8(14.0)
14400	Sinc5	18.2(15.2)	18.2(15.2)	18.2(15.3)	18.1(16.3)	18.1(15.1)	17.8(15.1)	16.8(14.0)	15.9(13.0)
19200	Sinc5	17.2(14.1)	17.2(14.1)	17.1(14.2)	17.2(14.3)	17.2(14.1)	17.1(14.1)	16.1(13.3)	15.0(12.0)
25600	Sinc5	16.2(13.1)	16.3(13.2)	16.2(13.2)	16.2(13.3)	16.1(13.1)	16.1(13.1)	15.1(12.3)	14.1(11.2)
40000	Sinc5	15.7(12.8)	15.7(12.8)	15.7(12.9)	15.7(12.9)	15.7(13.0)	15.7(13.0)	14.6(11.7)	13.6(10.8)

12. 特点描述

12.1. 模拟输入与多路选择器

下图展示了 LTD226x 模拟输入部分的电路结构示意图，主要由 ESD 保护二极管、输入多路选择器和 Burn-out 电流源组成。LTD2260 共有 6 个模拟输入端口，支持 5 路单端信号输入或者 3 路差分信号输入。LTD2261 共有 11 个模拟输入端口，支持 10 路单端信号输入或者 5 路差分信号输入。除了外部模拟信号输入外，LTD226x 还可以切换到 4 种内部信号输入或者使所有输入端全部断开的模式。




图 22 模拟输入电路示意图

12.1.1. ESD 保护二极管

所有的输入端口都集成了 ESD 保护二极管，用来保护器件免受在生产制造或者 PCB 贴片过程中可能遭受到的 ESD 冲击。除了片内的 ESD 保护二极管外，如果用户希望在系统层级进一步对器件进行 ESD 防护，可以对暴露在潜在 ESD 冲击下的引脚增加外部 ESD 保护器件，来实现两级 ESD 防护。

由于 ESD 保护二极管的存在，模拟输入引脚会被钳位在 $AVDD + 0.3\text{ V}$ 和 $AVSS - 0.3\text{ V}$ 之间。如果输入引脚电压超过这个电压限制，那么 ESD 二极管会开启，过大的正向电流有可能会使器件永久性损坏。因此，如果应用中输入电压有可能超出上述范围，则需要使用外部钳位二极管或者限流电阻，或者两者结合使用来确保输入电流不会超过其额定最大值。

12.1.2. 输入多路选择器

芯片通过多路选择器选择输入到 PGA 的外部模拟输入信号，或者选择由芯片内部产生的测试信号。PGA 的正负输入信号可以通过寄存器 INPMUX 来进行独立配置。寄存器高四位（bit 7 到 bit 4）用来配置 PGA 正输入，寄存器的低四位（bit 3 到 bit 0）用来配置 PGA 负输入。电平转换电压默认连接到 AINCOM 引脚，AINCOM 常被用来作为单端信号输入时的公共端，尤其是在需要用到电平转换的情况下。

多路选择器通道间切换时采用先断开再建立的原则，避免其它通道的电荷注入到正在测量的通道中，造成测量误差。需要注意的是，即使在未被使用的输入通道断开的情况下，过驱动这些未使用通道也会影响到正在进行数据转换的输入通道。在这样的情况下，建议用户使用外部二极管将过驱动信号钳位在正负模拟电压之间，由此来减少串扰。

12.1.3. 温度传感器

40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

LTD226x 集成了内部温度传感器，主要由两个二极管构成，其中一个二极管通过的电流密度是另一个的 80 倍。两个二极管电流密度的差异会使温度传感器输出一个正比于绝对温度的差分电压。温度传感器的输出再通过 ADC 转为数字信号进行采集。在使用全局斩波模式时，下方公式给出了芯片温度和温度传感器电压读数的换算关系：

$$\text{Temperature} (^{\circ}\text{C}) = (\text{温度传感器 ADC 输出电压} (\mu\text{V}) - 119200\mu\text{V}) / 392\mu\text{V}/^{\circ}\text{C} + 25^{\circ}\text{C}$$

在不使用全局斩波模式时，由于失调电压的影响，芯片的温度和传感器电压读数的换算关系与使用全局斩波模式时略有不同，表达式如下：

$$\text{Temperature} (^{\circ}\text{C}) = (\text{温度传感器 ADC 输出电压} (\mu\text{V}) - 121000\mu\text{V}) / 392\mu\text{V}/^{\circ}\text{C} + 25^{\circ}\text{C}$$

在使用上述关系式计算温度时，PGA 需要被配置为单位增益，并且需要将 Burn-out 电流源和 AC 激励源关断。由于 LTD226x 采用的带大散热片的封装形式，结到壳的热阻值较小，片内温度传感器可以相对准确的测量芯片的板级环境温度。由于芯片在工作时总会有自加热，结温总是会比环温高一些，用户需要确保芯片在工作时，环境温度不能超过限定工作温度，否则可能会对芯片造成永久性损伤。

12.1.4. 供电电压采集

通过配置多路选择器来采集模拟或者数字供电的电压。为了保证采集到的电压值在最大输入电压范围内，输入到 PGA 的电压是实际供电电压的 1/4。可采集的供电电压由下方关系式表示：

$$\text{Analog Supply (V)} = (\text{AVDD} - \text{AVSS}) / 4$$

$$\text{Digital Supply (V)} = \text{DVDD} / 4$$

在采集供电电压时，既可以使用片内基准也可以使用片外基准。不过如果使用片外基准，为了保证测试结果的准确，参考电压不能小于 1.5 V。与采集温度传感类似，在回采供电电压时，需要将 PGA 设置为单位增益，并且关断 burn-out 电流源和 AC 激励源。

12.1.5. 输入断开状态

通过配置多路选择器使 PGA 与所有的模拟输入断开，在这种配置下，用户可以测试 burn-out 电流源以及 PGA 输出电压阈值监测。在 burn-out 电流源的激励下，PGA 会接收到满幅度输入信号，触发超阈值电压报警，并且得到钳位在满幅度的数字电压输出。

12.1.6. 连接内部公共电压

通过配置多路选择器使 PGA 输入端短接到 V_{COM} 公共电压，公共电压值由下方关系式展示。在这种配置下，用户可以测量 ADC 的噪声性能、失调电压或者用于失调电压的校准。

$$V_{\text{COM}} = (\text{AVDD} + \text{AVSS}) / 2$$

12.1.7. 引脚的复用功能

模拟输入引脚可以被复用为参考电压输入端、内部电流源输出端、GPIO 端口、AC 激励源输出端和电平转换输出端。每个模拟输入引脚具体的复用功能可以在引脚定义中查询。这些引脚的复用功能可以通过配置对应寄存器启用。在启用这些功能后，依然可以对这些引脚上的电信号进行 AD 转换。

12.2. 可编程增益放大器 (PGA)

LTD226x 集成了一个低噪声差分输入差分输出的可编程增益放大器 (PGA)。PGA 支持从 1 倍增益到 32 倍增益的信号放大，ADC 支持 2 倍和 4 倍增益的信号放大。因此，芯片可以支持 1 倍到 128 倍增益的信号放大，这对于小信号的应用场景是必要的。PGA 的增益可以通过配置 PGA 寄存器中的 GAIN[2:0] 来改变。在特定的应用场景中，如果不需要使用 PGA 进行信号调理，可以使用 PGA bypass 模式。在此模式下，PGA 会处于关断状态并且信号直接输入到调制器中，此时的电压输入范围可以扩展到供电电压范围。


40 ksp/s 高精度多通道 24-bit Δ - Σ ADC

图 23 PGA 电路结构示意图

PGA 使用了两个斩波运放来组成差分输入差分输出的放大器结构。在 PGA 的输入端集成了 RC 滤波器，用于抑制电磁干扰带来的噪声。PGA 的增益倍数由一个高度匹配的精密电阻网络决定，它的高匹配度也使得器件具有很低温漂特性和高共模抑制性能。PGA 输出端集成的 PGA 阈值电压监控模块可以用来指示 PGA 的输出信号是否超过了预设置的高低阈值。

CAPP 和 CAPN 引脚分别是 PGA 的正负输出引脚。在这两个引脚之间需要接一个 4.7 nF 电容用于滤除数据流中的高频噪声，同时也作为抗混叠滤波器使用。建议尽可能的将此电容放置在靠近 PGA 输出的地方以达到最好的滤波效果，并尽量避免时钟信号或者数字信号的走线靠近 PGA 输出，减少由于电磁干扰带来的额外噪声。

器件的满幅度差分输入范围是由 PGA 的增益倍数和参考电压大小决定的。下表展示了在使用 2.5 V 参考电压的情况下，PGA 增益和满幅度差分输入范围的对应关系。

表 3 不同 PGA 增益时对应的满摆幅输入范围

GAIN[2:0] Bits	Gain	Full-scale Input Range
000	1	± 2.5 V
001	2	± 1.25 V
010	4	± 0.625 V
011	8	± 0.312 V
100	16	± 0.156 V
101	32	± 0.078 V
110	64	± 0.039 V
111	128	± 0.0195 V

为了避免 PGA 非线性放大造成的误差，用户需要保证输入信号在模拟输入电压的绝对输入范围内。当输出电压高于 $AVDD - 0.3$ V 或者低于 $AVSS + 0.3$ V 时，PGA 就会进入非线性放大区域。由于 PGA 采用了对称结构输入输出的共模电压相同。因此，可换算出模拟输入电压需要满足以下关系式：

$$AVSS + 0.3V + V_{IN} * (GAIN - 1) / 2 < V_{AINP}$$

$$V_{AINN} < AVDD - 0.3V - V_{IN} * (GAIN - 1) / 2$$

其中 V_{AINX} = 绝对输入电压， V_{IN} = 满幅度输入电压。当总增益为 64 或 128 倍时，关系式中的 GAIN 取值 32。

下图解释了模拟输入绝对电压范围的推导过程。




图 24 PGA 输入输出电压范围推导过程

12.2.1. PGA 电压阈值监控

PGA 的输出端集成了阈值电压监控模块。当 PGA 输出高于阈值上限 ($AVDD - 0.2\text{ V}$) 或低于阈值下限 ($AVSS + 0.2\text{ V}$) 时，会触发报警。报警器的状态分别存放在 STATUS 寄存器中的 PGAL_ALM 和 PGAH_ALM 位中。这两位寄存器为只读寄存器，会在被监控电压恢复到阈值范围内后下一次转换前复位。下图展示了 PGA 阈值监控模块示意图。触发模块由高速比较器构成。在多路选择器切换通道时，为了避免瞬态电信号造成的误触发，比较器模块会关断。在对 PGA 进行设置的时候，PGA 输出端的瞬态信号也有可能造成短时过阈值，从而发生警报误触发。




图 25 PGA 阈值监控电路

12.2.2. PGA 旁路模式

在使用 PGA BYPASS 模式时，可以将输入信号的范围扩展到模拟电压和地。在该模式下，PGA 被旁路，模拟输入信号通过缓冲器电路来驱动调制器，从而可以将输入信号范围扩展到电源和地电压。在 PGA 旁路模式下，芯片输入端口的输入电流会增加。

12.3. 电压基准

LTD226x 提供了多种方式来给 ADC 提供电压基准。用户可以使用片内的 2.5 V 高精度基准，或通过输入端口使用外置基准，也可以设置模拟供电电压作为电压基准。电压基准需要通过多路选择器分别选择正负参考电压输入端。默认设置的参考电压源时模拟供电电压，也就是 AVDD - AVSS。

通过配置 REF 寄存器中的 RMUXP[1:0] 和 RMUXN[1:0] 来分别选择参考电压的正负输入端。正输入端可以在片内基准正输出端、AVDD、AIN0 和 AIN2 之间切换，负输入端可以在片内基准负输出端、AVSS、AIN1 和 AIN3 之间切换。电压基准缓冲输出端集成了阈值电压监控模块，用于指示参考电压的过阈值。

12.3.1. 片内基准

要使用 2.5 V 片内基准的话需要先配置 REF 寄存器的 REFENB 位，使片内基准开启，然后通过配置基准的正负输入端来选择片内基准作为参考电压。用户需要在 REFOUT 引脚和 AVSS 之间放置一个 10 μ F 的电容来滤除噪声。为了保证数据转换的精度和稳定性，需要在参考电压完全稳定之后才开始进行数据转换。在片内基准开启时，由于瞬时的电流变化，可能会在供电电源上出现一个瞬态电压降。如果在应用中需要用到电流激励源，则需要先开启参考电压。

12.3.2. 外部基准

通过电压基准多路选择器可以选择使用外部基准，然后通过配置基准的正负输入端来选择 AIN0/AIN1 或者 AIN2/AIN3 作为外部基准的正负输入端。如果需要使用多个外部基准，用户需要将外部基准共地并输入到器件。在选用外部基准的时候还需要注意基准的输出阻抗和输入端的输入阻抗，来保证基准电压的精确度。

12.3.3. AVDD - AVSS 参考电压（默认配置）

器件的默认参考电压是 5 V 的模拟供电电压。在 6 线制电桥式测量应用，或者 AC 激励应用中，将电桥供电作为参考电压输入到器件。

12.3.4. 参考电压阈值监控

在电压基准缓冲输出端集成了一个电压下限阈值监控模块，用于监测参考电压的丢失或失效。如果参考电压低于 0.4 V，那么过阈值警报会被触发同时 STATUS 寄存器中的 REFL_ALM 位会置位。类似的，这一位只读，且会在过阈值情况消失后在下次转换开始前复位。为了能够检测到外置基准未连接的情况，尤其是正负输入都未连接，需要在基准的输入段之间并联一个 100 欧姆的电阻。




图 26 电压基准阈值监控电路

12.4. 电平转换电压（VBIAS）

器件通过模拟输入公共端 AINCOM 提供了一个电平转换电压，如下图所示。这个电压值等于 $(AVSS + AVDD)/2$ ，可以使用这个电压使浮空的探测器输出电压在进入器件要求的输入电压范围之内，如热电偶和压电探测器。如果需要使用电平转换电压，将探测器的负端与器件的输入公共端 AINCOM 相连，并且配置 INPBIAS 寄存器的 VBIAS 位。用户需要考虑由于外部电容产生的电平转换电压的开启时间。需要在 VBIAS 完全稳定后再开始进行数据转换，否则会引入额外的系统误差。




图 27 电平转换电压电路

表 4 不同负载时电平转换电压稳定时间

Total Load Capacitance	Settling Time
0.1 μ F	0.22 ms
1 μ F	2.2 ms
10 μ F	22 ms

12.5. Burn-out 电流源

器件集成了一个 **burn-out** 电流源来检测探测器是否处于烧毁或者断开状态。这个 **burn-out** 电流源可以工作在上拉或者下拉模式。在上拉模式下，拉电流驱动 **PGA** 正输入端，灌电流驱动 **PGA** 负输入端。一旦探测器出现烧毁或者断开的情况，**PGA** 阈值监控会报警，或者输出钳位在最大可输出正电压。如果工作在下拉模式则相反，**PGA** 阈值监控会报警，或者输出钳位在最大可输出负电压。




图 28 Burn-out 电流源

通过配置 **INPBIAS** 寄存器中的 **BOSCP** 位，用户可以选择上拉或者下拉模式。电流源的开关、驱动电流的幅度可以通过配置 **BOCS[2:0]** 来调整。详细信息可以在寄存器映射部分查看。

12.6. 传感器激励电流源（IDAC1 与 IDAC2）

器件集成了两个独立电流源来提供激励电流给到电阻温度传感器、热敏电阻和需要用到恒定电流偏置的传感器。电流源输出端可以通过 **IMUX** 寄存器中的 **IMUX1[3:0]** 和 **IMUX2[3:0]** 位配置到任意的模拟输入端。电流源输出电流幅度可以通过 **IMGA** 寄存器中的 **IMAG1[3:0]** 和 **IMAG2[3:0]** 来进行配置。两个电流源的电流大小可以从 50 μ A 到 3000 μ A 中独立选择。详细信息可以在寄存器映射中查看。

在使用电流源时，需要将片内基准使能。通过将两个电流源配置到同一输出端，电流大小可以被配置到两倍最大额定输出值，或者其中一个中间值。考虑到需要驱动电阻负载，引脚的电压值需要在手册规定电压范围内，否则电流精度不能保证。




图 29 电流源配置

12.7. 通用输入输出端口 (GPIOs)

器件一共提供了 4 个通用输入输出端口，GPIO0 到 GPIO3，通过多路选择器配置到模拟输入端 AIN2 到 AIN5。GPIO 的输出电压为 AVDD 和 AVSS。GPIO 的数据被储存在 MODE3 寄存器中的 GPIO_DAT 位中，可读写。MODE2 寄存器中的 GPIO_CON[3:0] 位用来配置 GPIO 对应的模拟输入口，“1”表示已连接，“0”表示断开。GPIO_DIR 位用来将 GPIO 配置成输入或者输出，“1”作为输入，“0”作为输出。需要注意的是，当 GPIO 被配置为输出时，输出的电平状态为之前写入的电平状态而不是实际引脚的电压状态。这四个 GPIO 口与 AC 激励功能复用，当 AC 激励开启的时候，GPIO 寄存器中存储的电平状态会被忽略。

12.8. 调制器

器件采用了过采样原理提高 ADC 的噪声性能。通过过采样将 ADC 的量化噪声整型到高的频带，再通过数字滤波器滤除止带外的噪声来减少总的量化噪声。再通过数字滤波器进行数据抽取来恢复转换速率。

器件使用了一个固有稳定 4 阶 2+2 流水线式 Δ - Σ 调制器。调制器以 $f_{CLK}/8$ 的采样率采集被 PGA 放大后的信号，并参考基准电压转换成 0-1 数据流。调制器将量化噪声再整型到更高频带，并通过数字滤波器滤除。

12.9. 数字滤波器

在模拟信号被调制并转换成 0-1 数据流之后，数字滤波器进行滤波和抽取来实现高性能数据转换。通过切换滤波器类型，用户可以在转换精度、数据转换速率和工频陷波等功能性能之间权衡。

数据滤波器可以在 sinc 模式和 FIR 模式之间选择。在 sinc 模式下，可以通过选择 sinc 滤波器阶数来选择 2.5 SPS 到 40k SPS 的数据转换速率和相应的滤波效率。在 FIR 模式下，器件提供了 50/60Hz 的同步工频陷波，并可以单周期模式下产生 2.5 SPS 到 20 SPS 的转换速率。数字滤波器的结构如下图所示。




图 30 数字滤波器模块

12.9.1. Sinc 滤波器

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

Sinc 滤波器总共由两级滤波器构成：第一级是一个可变抽取率的 5 阶 sinc 滤波器，第二级是一个可变抽取率可变阶数的 sincN 滤波器。当器件的 Data Rate 配置到 14400 SPS 或以上时，码流只通过第一级的 5 阶 sinc 滤波器进行滤波和抽取，然后绕过第二级滤波器进行输出。因此在这样的配置下，滤波器响应仅由 5 阶 sinc 滤波器决定。当 Data Rate 配置到 14400 SPS 以下时（7200 ~ 2.5 SPS），第二级 sinc 滤波器会从第一级滤波器接收已降速率的码流，再进行滤波和抽取，来得到所需要 Data Rate。Data Rate 可以通过配置 MODE0 寄存器中的 DR:[4:0] 来进行配置，滤波器模式可以通过配置 MODE0 寄存器中的 FILTER[2:0] 来进行配置。

12.9.1.1. Sinc 滤波器频率响应

Sinc 滤波器是一个具有低通滤波特性的滤波器，它可以有效的滤除输入信号中的高频噪声分量以及由器件本身产生的噪声。通过修改滤波器的阶数和 Data Rate 可以响应的调整滤波器的带宽特性。下图 12 与图 13 描述了第一级 5 阶 sinc 滤波器的频率响应特性，滤波器的频率响应零增益点出现在 f_{DATA} 的整数倍。在配置不同的 Data Rate 下，滤波器的频率响应特性都是类似的，仅频率响应的零增益点出现的位置不同。

在 Data Rate 被配置到 14400 SPS 以下时，码流会经过两级的 sinc 滤波，此时整个 sinc 滤波器模块的频率响应是两级滤波器的频率响应叠加。频率响应零增益点同样也是 f_{DATA} 的整数倍。图 14 和图 15 分别展示了 Data Rate 在 2400 SPS 和 10 SPS 下的 sinc 滤波器频率响应。




图 31 Sinc5 滤波器频率响应@40k SPS




图 32 Sinc5 滤波器频率响应@14.4k SPS




图 33 Sinc 滤波器频率响应@2400 SPS




图 34 Sinc 滤波器频率响应@10 SPS

12.9.2. FIR 滤波器

FIR 滤波器是一个具有低通滤波特性的滤波器，可以实现 50Hz 和 60Hz 工频以及其谐波的同步滤波。当使用 FIR 滤波器时，码流会固定先通过第一级 sinc5 滤波器和第二级 sinc1 滤波器，并将速率降低至 1200 SPS 后在进到 FIR 滤波器。数据速率在 FIR 模式下，可以配置在 20 SPS 到 2.5 SPS 之间，在 FIR 模式下的转换延迟时间是单周期的。

12.9.2.1. FIR 滤波器频率响应

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

FIR 滤波器的频率响应如图 35 所示。




图 35 FIR 滤波器频率响应@20 SPS

12.9.3. 滤波器带宽

滤波器的带宽由 Data Rate 与相应的模式决定。下表汇总了不同模式和不同速率下的 -3dB 带宽。

表 5 不同滤波器-3dB 带宽

Data Rate (SPS)	FIR	Sinc1	Sinc2	Sinc3	Sinc4	Sinc5
2.5	1.2	1.10	0.80	0.65	0.58	—
5	2.4	2.23	1.60	1.33	1.15	—
10	4.7	4.43	3.20	2.62	2.28	—
16.6	—	7.38	5.33	4.37	3.80	—
20	13	8.85	6.38	5.25	4.63	—
50	—	22.1	16.0	13.1	11.4	—
60	—	26.6	19.1	15.7	13.7	—
100	—	44.3	31.9	26.2	22.8	—
400	—	177	128	105	91.0	—
1200	—	525	381	314	273	—
2400	—	1015	751	623	544	—
4800	—	1798	1421	1214	1077	—
7200	—	2310	1972	1750	1590	—
14400	—	—	—	—	—	2940
19200	—	—	—	—	—	3920
25600	—	—	—	—	—	5227
40000	—	—	—	—	—	8167

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

12.9.4. 50Hz 与 60Hz 工频陷波

表 6 不同滤波器下 50Hz/60Hz 陷波

Data Rate (SPS)	滤波器种类	50Hz $\pm$ 2%	60Hz $\pm$ 2%	50Hz $\pm$ 6%	60Hz $\pm$ 6%
2.5	FIR	-113	-99	-88	-80
2.5	Sinc1	-36	-37	-40	-37
2.5	Sinc2	-72	-74	-80	-74
2.5	Sinc3	-108	-111	-120	-111
2.5	Sinc4	-144	-148	-160	-148
5	FIR	-111	-95	-77	-76
5	Sinc1	-34	-34	-30	-30
5	Sinc2	-68	-68	-60	-60
5	Sinc3	-102	-102	-90	-90
5	Sinc4	-136	-136	-120	-120
10	FIR	-111	-94	-73	-68
10	Sinc1	-34	-34	-25	-25
10	Sinc2	-68	-68	-50	-50
10	Sinc3	-102	-102	-75	-75
10	Sinc4	-136	-136	-100	-100
16.6	Sinc1	-34	-21	-24	-21
16.6	Sinc2	-68	-42	-48	-42
16.6	Sinc3	-102	-63	-72	-63
16.6	Sinc4	-136	-84	-96	-84
20	FIR	-95	-94	-66	-66
20	Sinc1	-18	-34	-18	-24
20	Sinc2	-36	-68	-36	-48
20	Sinc3	-54	-102	-54	-72
20	Sinc4	-72	-136	-72	-96
50	Sinc1	-34	-15	-24	-15
50	Sinc2	-68	-30	-48	-30
50	Sinc3	-102	-45	-72	-45
50	Sinc4	-136	-60	-96	-60
60	Sinc1	-13	-34	-12	-24
60	Sinc2	-27	-68	-24	-48
60	Sinc3	-40	-102	-36	-72
60	Sinc4	-53	-136	-48	-96

13. 器件工作模式

13.1. 转换控制

LTD226x 的数据转换可以通过器件的 **START** 管脚或者通过 **START** 指令来控制。如果器件的转换控制通过指令来实现的话，器件的 **START** 管脚需要保持在低电平，否则可能造成两种控制方式的相互冲突。使用指令时，收到 **START** 指令后，指令会在第 16 个 **SCLK** 信号下降沿（未开启 **CRC** 模式）或者第 32 个 **SCLK** 信号下降沿（开启 **CRC** 模式）生效。

器件支持两种转换模式，分别是连续转换模式和脉冲转换模式。在连续转换模式下，器件仅会在用户使用 **STOP** 指令或者将 **START** 管脚置低后才会停止转换，否则会连续不停的转换。在脉冲转换模式下，当发送 **START** 指令或者将 **START** 管脚置高后，器件会执行单次的数据转换然后停止，直到下一次的转换动作发生。通过配置 **MODE0** 寄存器中的 **CONVRT** 位来改变转换控制模式。

13.1.1. 连续转换模式

当器件工作连续转换模式时，只有用户执行停止动作时，数据转换才会中止。当配置好连续转换模式后，将 **START** 管脚置高或者发送 **START** 指令可以让器件开始数据转换。当数据转换开始时， $\overline{\text{DRDY}}$ 管脚电平会被拉高，直到数据转换完成后才会被拉低，此时的数据就可以被读取。用户可以通过将 **START** 管脚电压置低或者发送 **STOP** 指令来执行停止动作，当停止动作发生时，当前正在执行的数据转化依然会继续直到完成本次转换。如果要重新开始连续数据转换，则需要再一次将 **START** 管脚从低电平置位到高电平，或者再次发送 **START** 指令。

13.1.2. 脉冲转换模式

当器件工作在脉冲转换模式时，只有用户将 **START** 管脚电压置高或者发送 **START** 指令时，器件才会执行一次数据转换。当单次转换完成之后，器件将会停止数据转换直到下一次 **START** 管脚电压置高或者 **START** 指令发送。当数据转换开始时， $\overline{\text{DRDY}}$ 管脚电平会被拉高，直到数据转换完成后才会被拉低，此时的数据可以被读取。如果要开始下一次的脉冲数据转换，则需要再一次将 **START** 管脚从低电平置位到高电平，或者再次发送 **START** 指令。

13.1.3. 滤波器转换延迟

在数据转换过程中，为了最终输出一个稳定的数据，各级的数字滤波器都要求产生稳定的输出。当码流进入数字滤波器进行处理时，就产生了数据转换延迟。滤波器的阶数和抽取率决定了需要平均的数据数量，因此也就决定了转换延迟的大小。当使用 **sinc1** 或者 **FIR** 模式时，器件可以实现单周期转换，因此无转换延迟。当配置为其它滤波器模式时，会存在转换延迟。在多通道应用场景中，由于需要循环切换通道，因此转换延迟会影响器件整体数据吞吐速率。

从首次的数据转换开始到第一个转换后结果输出的这段时间叫做转换延迟，当第一次转换完成后，后续数据会按照 $1/f_{\text{DATA}}$ 的速率进行连续输出。下表汇总了在不同滤波器模式和速率下的转换延迟时间。

表 7 不同滤波器转换延时(ms)

Data Rate (SPS)	FIR	Sinc1	Sinc2	Sinc3	Sinc4	Sinc5
2.5	401.2	400.4	800.3	1200.3	1600	-
5	201.2	200.4	400.4	600.4	800.4	-
10	101.2	100.4	200.4	300.4	400.4	-
16.6	-	60.41	120.4	180.4	240.4	-
20	51.25	50.424	100.4	150.4	200.4	-
50	-	20.42	40.42	60.42	80.42	-
60	-	17.08	33.75	50.42	67.09	-
100	-	10.42	20.42	30.42	40.427	-
400	-	2.92	5.423	7.925	10.427	-
1200	-	1.255	2.090	2.926	3.761	-
2400	-	0.838	1.256	1.675	2.094	-
4800	-	0.630	0.840	1.051	1.261	-

40 ksps 高精度多通道 24-bit Δ - Σ ADC

7200	-	0.560	0.701	0.842	0.983	-
14400	-	-	-	-	-	0.415
19200	-	-	-	-	-	0.328
25600	-	-	-	-	-	0.263
40000	-	-	-	-	-	0.241

13.1.4. 起始转换延时

某些应用可能需要在开始转换之前引入延迟，以便为 PGA 输出端的抗混叠滤波器提供足够的建立时间，或在输入信号和配置参数发生变化后完成稳定。LTD226x 支持用户可编程的起始转换延迟时间，用于延迟新一次转换的启动。默认延迟时间为 50 μ s，可满足抗混叠滤波器的建立要求。根据外部电路的需要，可适当增加该延迟时间，以确保外部元件充分稳定。

需要注意的是，起始转换延迟会增加上表所列的转换延迟时间。作为使用可编程起始转换延迟的替代方案，用户也可以在输入或配置更改后，通过软件方式手动延迟启动转换。

在交流激励（AC-excitation）模式下，起始转换延迟尤为重要。在该模式中，桥式传感器的参考输入在每次转换期间发生极性反转，因此桥输出信号也随之反向。极性反转后，外部滤波器需要一定时间才能稳定，因此必须引入相应的时间延迟。一般建议将起始转换延迟参数设置为不小于信号输入滤波器和参考输入滤波器 RC 时间常数的 15 倍，以确保系统在每次转换开始前达到稳定状态。

13.2. 斩波模式

PGA 和调制器在高频下采用斩波稳定（chopper-stabilized）技术，以降低失调电压、失调电压漂移以及 $1/f$ 噪声。通过斩波处理，失调和噪声分量被调制到高频，并由数字滤波器加以抑制和去除。尽管斩波稳定技术旨在消除全部失调，但在实际应用中仍可能残留少量失调电压。可选的全局斩波（global chop）模式可进一步消除这些残余失调误差，从而提供极其优异的失调电压漂移性能。

在斩波模式下，ADC 会在相邻的连续转换之间交替反转信号极性。ADC 对相邻且相位相反的转换结果进行相减运算，从而得到最终的转换数据。该差分运算能够有效抵消失调误差。




图 36 ADC 斩波模式

如图 36 所示，内部斩波开关在输入多路复用器之后将信号反转。Vofs 模拟内部偏移电压。斩波模式的操作顺序如下：

Conversion C1: VAINP - VAINN - Vofs → 启动后第一次转换被丢弃

Conversion C2: VAINN - VAINP - Vofs → Output 1 = (C1 - C2) / 2 = VAINP - VAINN

Conversion C3: VAINP - VAINN - Vofs → Output 2 = (C3 - C2) / 2 = VAINP - VAINN

上述转换序列在所有后续转换中重复执行。由于斩波模式下的内部数学运算，斩波模式的数据传输速率会降低。斩波模式数据速率与 sinc 滤波器的阶数成正比。新的数据速率等于 $1/\text{延迟值}$ ，且第一次有效转换的延迟为 $2 \times \text{延迟值}$ 。由于内部两点数据平均运算的影响，噪声会降低至原来的 $1/\sqrt{2}$ 。因此，对于斩波模式，将表 1 中的噪声数据值除以 $\sqrt{2}$ ，即可得出新的噪声性能数据。需要注意的是，在斩波模式下，数字滤波器的陷波频率没有变化，但是会在 $f_{\text{DATA}}/2$ 的整数倍处会出现新的陷波频率。在使用 FIR 滤波器时，请勿使用全局斩波模式。

13.3. 交流激励

40 ksps 高精度多通道 24-bit Δ - Σ ADC

电阻桥式传感器可采用直流（DC）或交流（AC）电压进行激励，亦可采用直流或交流电流进行激励。其中，直流电压激励是最常用的激励方式。交流激励（AC excitation）通过外部开关元件对激励电压的极性进行反转，其工作原理与斩波模式类似，通过电压极性的反转，可消除从桥式传感器到 ADC 输入端连接路径中的失调电压，其中也包括 ADC 本身的失调电压。LTD2261 芯片提供驱动外部开关元件所需的信号，以便反转电桥电压。

驱动信号的时序与 ADC 的转换相位保持同步。在一个转换相位期间，激励电压极性为正常；在随后的交替转换相位中，激励电压极性被反转。ADC 通过内部对参考电压进行反向补偿，以修正极性反转期间获得的转换结果。随后，ADC 对正常相位和反向相位对应的数据进行相减运算，从而消除输入端的失调电压。

ADC 的输出驱动信号在时序上不会发生重叠，以避免在激励电压反转期间可能出现的桥臂交叉导通问题。交流激励驱动信号的切换频率等于数据输出速率，以避免不必要的高速切换。

表 8 列出了交流激励驱动信号及其对应的 GPIO 引脚。通过 MODE1 寄存器中的 CHOP[1:0] 位对交流激励模式进行配置。交流激励可设置为两线制或四线制驱动模式。在两线制工作模式下，器件通过 GPIO 提供两路驱动信号；如有需要，可使用两个外部反相器生成四路驱动信号，以驱动分立晶体管。GPIO 的驱动电平以 5V 模拟电源为参考。需要注意的是，交流激励模式会根据 sinc 数字滤波器的阶数改变名义数据输出速率。有关有效数据速率的详细说明，请参见斩波模式章节。

表 8 交流驱动模式引脚

DEVICE PIN	GPIO	2-WIRE MODE (CHOP[1:0] = 10)	4-WIRE MODE (CHOP[1:0] = 11)
AIN2	GPIO0	$\overline{ACX1}$	$\overline{ACX1}$
AIN3	GPIO1	$\overline{ACX2}$	$\overline{ACX2}$
AIN4	GPIO2		ACX1
AIN5	GPIO3		ACX2

13.4. 时钟模式

LTD226x 可使用外部时钟或内部振荡器进行工作。除 $f_{DATA} = 40000$ SPS 的情况外，时钟频率均为 7.3728MHz；当 $f_{DATA} = 40000$ SPS 时， $f_{CLK} = 10.24$ MHz（内部或外部时钟均可）。

在外部时钟模式下，将时钟信号施加到 CLKIN 引脚；在内部时钟模式下，将 CLKIN 引脚连接至 DGND。内部振荡器在上电后立即开始工作，芯片会自动选择时钟工作模式。可通过读取 STATUS 寄存器中的时钟模式位来确定当前所使用的时钟模式。

13.5. 掉电模式

LTD226x 提供两种掉电模式：硬件掉电模式和软件掉电模式。在两种掉电模式下，数字输出保持驱动状态。数字输入必须保持在 V_{IH} 或 V_{IL} 电平（不得悬空）。内部低压差稳压器（LDO）在掉电模式下保持开启状态，并从 DVDD 汲取 25 μ A（典型值）的电流。

13.5.1. 硬件掉电断电

将 $\overline{PWDN}$ 引脚拉低可进入硬件掉电模式。除内部 LDO 外，ADC 的所有功能均被关闭。将 $\overline{PWDN}$ 引脚拉高可退出硬件掉电模式（唤醒）。唤醒后，寄存器内容不会被复位。在该模式下，内部基准电压被关闭；因此，在开始转换之前，必须考虑内部基准的启动时间。

13.5.2. 软件掉电模式

将 MODE3 寄存器的 PWDN 位（位 7）置位可进入软件掉电模式。与硬件掉电模式类似，软件掉电模式会关闭内部功能，但串行接口保持供电状态，且内部基准偏置状态保持不变（开启或关闭状态不变）。通过清除 PWDN 位可退出软件掉电模式。退出后，寄存器内容不会被复位。

13.6. 复位

ADC 支持三种复位方式：上电复位、 $\overline{RESET}$ 引脚复位以及 RESET 命令复位。在复位过程中，串行接口、转换控制逻辑、数字滤波器以及寄存器内容均会被复位。当发生任意一种复位操作时，STATUS 字节中的 RESET 位会被置位，以指示器件已发生复位。清除该位后，可用于检测下一次器件复位事件。若复位后 START 引脚为高电平，ADC 将开始进行转换。

13.6.1. 上电复位

在上电过程中，当电源电压超过复位阈值后，芯片自动复位。复位完成后，经过 2^{16} 个 f_{CLK} 周期，芯片即可进行通信。在此之前， $\overline{DRDY}$ 保持为低电平。当 $DRDY$ 拉高时，表示 ADC 已准备好进行通信。

若 $START$ 引脚为高电平，则在 $\overline{DRDY}$ 变高后 $512 / f_{CLK}$ 周期开始转换。图 5 显示了上电复位的时序行为。

13.6.2. 引脚复位

通过将 $\overline{RESET}$ 引脚置低，然后将该引脚置高，可以复位 ADC。复位后，转换将在 $512 / f_{CLK}$ 周期后开始。复位时序见图 6。

13.6.3. 命令复位

通过发送 $RESET$ 命令可对 ADC 进行复位。在发送该命令之前，应将 $\overline{CS}$ 引脚拉高，以确保串行接口先行复位。对于 $\overline{CS}$ 引脚固定为低电平的应用，请参阅串行接口自动复位（Serial Interface Auto-Reset）章节，了解如何对串行接口进行复位。复位完成后，转换将在 $512 / f_{CLK}$ 周期后开始。有关时序细节，请参见图 6。

13.7. 校准

LTD226x 内部集成了校准寄存器及相应的校准命令，用于对失调误差和满量程误差进行校准。校准既可以通过发送校准命令的方式完成，也可以通过直接向校准寄存器写入数值的方式完成（用户校准）。在命令校准方式下，发送失调校准命令或满量程校准命令即可完成相应校准；在用户校准方式下，根据转换数据的计算结果，将校准值写入相应的校准寄存器。在使用中，必须先执行失调校准，再执行满量程校准。

13.7.1. 失调和满量程校准

使用失调校准寄存器和满量程（增益）校准寄存器分别对失调误差和满量程误差进行修正。如下图所示，在数字处理过程中，先将失调校准寄存器的数值从输出数据中减去，然后再与满量程校准寄存器相乘，满量程校准寄存器的数值以 $400000h$ 为归一化因子进行除法运算。完成校准运算后，最终的输出数据被限制为 24 位。




图 37 校准模块框图

$$\text{输出数据} = (\text{滤波器输出} - \text{OFCAL}[2:0]) \cdot \text{FSCAL}[2:0] / 400000h$$

13.7.1.1. 失调校准寄存器

失调校准字为 24 位，由下表所列的三个 8 位寄存器组成。失调值从转换结果中减去，用于修正失调误差。失调校准值采用二进制补码格式，最大正值等于 $7FFFFFFh$ ，最大负值等于 $800000h$ 。寄存器值等于 $000000h$ 时不进行失调校正。尽管失调校正寄存器可提供多种可能的偏移值，但校正后的输入信号不能超过预校正范围的 $\pm 106\%$ ，否则 ADC 将超限。

表 10 列出了失调校准寄存器的示例值。

表 9 失调校准寄存器定义

REGISTER	BYTE ORDER	ADDRESS	BIT ORDER							
OFCAL0	LSB	07h	B7	B6	B5	B4	B3	B2	B1	B0
OFCAL1	MID	08h	B15	B14	B13	B12	B11	B10	B9	B8
OFCAL2	MSB	09h	B23	B22	B21	B20	B19	B18	B17	B16

40 ksps 高精度多通道 24-bit Δ - Σ ADC

表 10 失调校准寄存器值示例

OFCAL[2:0] REGISTER VALUE	IDEAL OUTPUT VALUE ⁽¹⁾
000001h	FFFFFFh
000000h	000000h
FFFFFFh	000001h

13.7.1.2. 满量程校准寄存器

满量程校准寄存器为 24 位，由下表所列的三个 8 位寄存器组成。满量程校准值为直码格式，归一化单位增益因子值为 400000h。表 12 列出了所选增益因子的寄存器值。当增益大于 1 时，可以通过使用小于 400000h 的满刻度值来进行修正。尽管满量程寄存器提供了多种可能的取值范围，但校准后的输入信号不得超过预校准输入范围的 $\pm 106\%$ ；否则，ADC 将超限。

表 11 满量程校准寄存器值定义

REGISTER	BYTE ORDER	ADDRESS	BIT ORDER							
FCAL0	LSB	0Ah	B7	B6	B5	B4	B3	B2	B1	B0(LSB)
FCAL1	MID	0Bh	B15	B14	B13	B12	B11	B10	B9	B8
FCAL2	MSB	0Ch	B23(MSB)	B22	B21	B20	B19	B18	B17	B16

表 12 满量程校准寄存器值示例

FSCAL[2:0] REGISTER VALUE	GAIN FACTOR
433333h	1.05
400000h	1.00
3CCCCCh	0.95

13.7.2. 失调自校准 (SF0CAL)

失调自校准命令可用于校正 ADC 内部的失调误差。发送失调自校准命令时，ADC 会断开外部输入，将输入短路至 PGA，然后对 16 次转换结果进行平均，计算校准值。平均数据可减少转换噪声，从而提高校准精度。校准完成后，ADC 恢复用户输入，并使用新的校准值执行一次转换。

13.7.3. 偏移系统校准 (SY0CAL)

失调系统校准命令用于校正系统级失调误差。在执行该类校准时，用户需将输入端短接至 ADC 输入端或系统输入端。当发送该命令后，ADC 会对 16 次转换结果进行平均以计算校准值。对转换数据进行平均可降低转换噪声，从而提高校准精度。当校准完成后，ADC 使用新的校准值执行一次转换。

13.7.4. 满量程校准 (GANCAL)

满量程校准命令用于校正增益误差。进行满量程校准时，需向 ADC 输入端施加正向满量程校准电压，并等待信号充分稳定后，再发送校准命令。ADC 会对 16 次转换结果进行平均以计算校准值。对转换数据进行平均可降低转换噪声，从而提高校准精度。ADC 会计算满量程校准值，使校准电压对应于正满量程输出码值。当校准完成后，ADC 使用新的校准值执行一次新的转换。

13.7.5. 校准命令流程

使用校准命令进行校准时，请遵循以下流程。所有校准命令执行期间，寄存器锁定模式必须为 UNLOCK。上电后，在执行校准之前，必须确保参考电压已经稳定。必须先执行失调校准，再执行满量程校准。

1. 根据应用需求对 ADC 进行配置。
2. 施加相应的校准信号（零输入或满量程输入）。
3. 将 START 引脚拉高或发送 START 命令以启动转换，此时 $\overline{\text{DRDY}}$ 被拉高。
4. 在转换周期完成之前发送校准命令。在校准期间， $\overline{\text{CS}}$ 必须保持为低电平，否则校准命令将被取消。校准过程中不得发

40 kSPS 高精度多通道 24-bit Δ - Σ ADC

送任何其他命令。

5. 校准时间取决于数据输出速率和数字滤波器模式，详见表 13。当校准完成时， $\overline{\text{DRDY}}$ 拉低，表示校准结束。此时，失调校准寄存器或满量程校准寄存器会被更新为新的校准值。校准完成后，即可使用新的校准值获得新的转换数据。

表 13 校准时间 (ms)

DATA RATE(SPS)	FILTER MODE ⁽¹⁾					
	FIR	SINC1	SINC2	SINC3	SINC4	SINC5
2.5	6805	6801	7601	8401	9201	-
5	3405	3401	3801	4201	4601	-
10	1705	1701	1901	2101	2301	-
16.6	-	1021	1141	1261	1381	-
20	854.5	850.9	951.0	1051	1151	-
50	-	340.9	380.9	420.9	460.9	-
60	-	284.2	317.5	350.9	384.2	-
100	-	170.9	190.9	210.9	230.9	-
400	-	43.36	48.36	53.36	58.36	-
1200	-	15.02	16.69	18.36	20.02	-
2400	-	7.938	8.772	9.605	10.44	-
4800	-	4.397	4.813	5.230	5.647	-
7200	-	3.216	3.494	3.772	4.050	-
14400	-	-	-	-	-	1.892
19200	-	-	-	-	-	1.458
25600	-	-	-	-	-	1.133
40000	-	-	-	-	-	0.738

(1) 标称时钟频率。禁用斩波和交流激励模式。

13.7.6. 用户校准流程

在进行用户校准时，首先施加校准电压，获取转换数据，并计算校准值。将计算得到的校准值写入相应的校准寄存器。在开始校准之前，应将失调校准寄存器和满量程校准寄存器预置为 000000h 和 400000h。

进行失调校准时，将 ADC 输入端（或系统输入端）短接，并对 n 次转换结果进行平均。对转换数据进行平均可降低噪声，从而提高校准精度。将得到的 均转换结果写入失调校准寄存器。

使用满量程校准电压进行增益校准时，应临时将满量程校准寄存器降低至 95%，以避免输出码值发生截断（将 FSCAL[2:0] 设置为 3CCCCCh）。随后获取 n 次转换结果并进行平均，以降低噪声、提高校准精度。此时，需要按下面公式计算满量程校准值：

$$\text{满量程校准值} = \text{期望码值} / \text{实际码值} * 400000\text{h}$$

其中，期望码值 = 799998h（使用满量程校准信号和并使用 95% 缩放因子时）

13.8. 编程

13.8.1. 串行接口

串行接口与 SPI 协议兼容，用于读取转换数据、配置寄存器以及控制 ADC。串行接口由四根控制线组成： $\overline{CS}$ 、SCLK、DIN 和 DOUT/DRDY。大多数微控制器的 SPI 外设均可与该 ADC 配合使用。该接口工作在 SPI 模式 1，即 CPOL = 0，CPHA = 1。在 SPI 模式 1 中，SCLK 空闲为低电平，数据在 SCLK 上升沿更新或改变，并在 SCLK 下降沿锁存或读取。SPI 协议的时序细节见图 3 和图 4。

13.8.1.1. 片选($\overline{CS}$)

$\overline{CS}$ 为低电平有效输入，用于选择串行接口进行通信。在整个数据传输期间， $\overline{CS}$ 必须保持为低电平。当 $\overline{CS}$ 拉高时，串行接口将被复位，SCLK 输入活动被忽略，并且 DOUT/DRDY 引脚进入高阻态。 $\overline{CS}$ 的状态不会影响 DRDY 的功能。如果 ADC 是连接到串行总线上的唯一器件，则可以将 $\overline{CS}$ 直接接地，从而将串行接口简化为三线接口。

13.8.1.2. 串行时钟 (SCLK)

SCLK 为串行时钟输入，用于将数据移入和移出 ADC。输出数据在 SCLK 上升沿更新，输入数据在 SCLK 下降沿锁存。完成数据操作后，应将 SCLK 恢复为低电平。SCLK 输入端为施密特触发器，以提高抗噪能力。尽管 SCLK 具备一定的抗噪性，仍应尽量保持 SCLK 信号的干净，以避免非预期的 SCLK 跳变。应避免 SCLK 输入端出现振铃和过冲，建议在 SCLK 驱动端附近串联一个终端电阻，以减小振铃。

13.8.1.3. 数据输入 (DIN)

DIN 是 ADC 的串行数据输入端。DIN 用于向 ADC 输入命令和寄存器数据。数据在 SCLK 的下降沿锁存。

13.8.1.4. 数据输出/数据就绪 (DOUT/DRDY)

DOUT/DRDY 引脚为双功能输出引脚，其功能包括数据输出和数据就绪指示。该引脚的功能会根据是否正在进行数据读取操作而自动切换。在数据读取操作期间，该引脚作为数据输出 (DOUT) 使用。当数据读取完成后，该引脚自动切换为数据就绪 DRDY 功能。在数据输出模式下，数据在 SCLK 上升沿更新，主机在 SCLK 下降沿锁存数据。在数据就绪模式下（且 $\overline{CS}$ 为低电平时），该引脚与 DRDY 引脚功能相同，当数据就绪时拉低。因此，可通过监控 DOUT/DRDY 或 DRDY 来判断数据是否就绪。当 $\overline{CS}$ 为高电平时，DOUT/DRDY 引脚处于高阻态。

13.8.1.5. 串行接口自动复位

通过将 $\overline{CS}$ 拉高可对串行接口进行复位。对于 $\overline{CS}$ 被固定为低电平的应用，无法通过 $\overline{CS}$ 对串行接口进行复位。如果发生异常的 SCLK 跳变（例如由噪声脉冲或时钟毛刺引起），串行接口可能会错误地前进一个或多个比特位，从而导致与主机失去同步。在发生同步丢失后，只有在接口被复位之后，ADC 接口才能恢复正常响应。

对于 $\overline{CS}$ 固定为低电平的应用，串行接口的自动复位功能可在发生非预期 SCLK 毛刺时恢复接口状态。当检测到第一次 SCLK 低到高的跳变（无论是由毛刺还是正常时钟引起），必须在 65536 个 f_{CLK} 周期（约 8.9ms）内出现 7 次 SCLK 跳变，以完成一个字节传输；否则，串行接口将被复位。复位完成后，接口即可开始下一个字节传输。

如果在 65536 个 f_{CLK} 周期内完成字节传输，则串行接口不会复位。SCLK 跳变检测周期会在下一次 SCLK 上升沿重新开始。通过将 SCLK 保持为低电平不少于 65536 个 f_{CLK} 周期，也可对串行接口进行复位。自动复位功能由 SPITIM 位控制（默认关闭）。有关时序细节，请参见图 4。

13.8.2. 数据就绪 ($\overline{DRDY}$)

$\overline{DRDY}$ 在转换数据就绪时的输出低电平。上电后， $\overline{DRDY}$ 还用于指示 ADC 是否准备好进行通信。 $\overline{DRDY}$ 的工作方式取决于转换模式（连续或脉冲）以及是否读取转换数据。下图显示了在两种转换模式下， $\overline{DRDY}$ 在有数据读取和无数据读取时的工作时序。


40 ksps 高精度多通道 24-bit Δ - Σ ADC

图 38 DRDY 操作

13.8.2.1. 连续转换模式时的 $\overline{\text{DRDY}}$

在连续转换模式下，当启动转换时， $\overline{\text{DRDY}}$ 被拉高；当转换数据就绪时， $\overline{\text{DRDY}}$ 被拉低。在进行数据回读期间， $\overline{\text{DRDY}}$ 会在读操作结束时返回为高电平。如果未读取转换数据，则 $\overline{\text{DRDY}}$ 会在下一次下降沿到来之前的 16 个 f_{CLK} 周期处产生一个高电平脉冲。

若要在下一次转换数据就绪之前读取当前转换数据，必须在下一次 $\overline{\text{DRDY}}$ 下降沿到来之前至少 16 个 f_{CLK} 周期发送完整的读数据命令。如果在距离 $\overline{\text{DRDY}}$ 下降沿不足 16 个 f_{CLK} 周期时发送读数据命令，则根据命令发送的具体时序，ADC 可能返回旧的转换数据或新的转换数据。若返回的是旧的转换数据，则 $\overline{\text{DRDY}}$ 被拉低的时间会被延后，直到数据读操作完成之后。在这种情况下，STATUS 字节中的 $\overline{\text{DRDY}}$ 位被清零，以指示读取的是同一组数据。若返回的是新的转换数据，则 $\overline{\text{DRDY}}$ 按照数据输出速率的正常周期拉低。在这种情况下，STATUS 字节中的 $\overline{\text{DRDY}}$ 位被置位，以指示已读取新的数据。为确保读回的是最新的转换数据，应在 $\overline{\text{DRDY}}$ 拉低之后再启动数据读取操作。

13.8.2.2. 脉冲转换模式时的 $\overline{\text{DRDY}}$

在启动转换时， $\overline{\text{DRDY}}$ 被拉高；当转换数据就绪时， $\overline{\text{DRDY}}$ 被拉低。在数据读取操作期间， $\overline{\text{DRDY}}$ 保持为低电平，直到新的转换开始。

13.8.2.3. 通过软件轮询的数据就绪指示

除通过 $\overline{\text{DRDY}}$ 或 DOUT/ $\overline{\text{DRDY}}$ 引脚进行硬件轮询外，也可采用软件轮询的方式判断数据是否就绪。进行软件轮询时，读取 STATUS 寄存器 轮询其中的 $\overline{\text{DRDY}}$ 位。在连续转换模式下，为避免遗漏转换数据，轮询频率至少应等于数据输出周期。当 $\overline{\text{DRDY}}$ 位被置位时，表示自上一次数据读取操作以来，已产生新的转换数据；当 $\overline{\text{DRDY}}$ 位被清零时，表示自上一次数据读取操作以来未产生新的转换数据，此时返回的仍为上一组转换数据。

13.8.3. 转换数据

通过 RDATA 命令读取转换数据。读取数据时，将 $\overline{\text{CS}}$ 拉低并发送读数据命令。返回的数据字段由以下部分组成：可选的 STATUS 字节、三个数据字节、可选的 CRC 字节。CRC 校验值基于 STATUS 字节与转换数据字节的组合计算得到。有关转换数据读取的详细信息，请参见 RDATA 命令章节。

13.8.3.1. 状态字节 (STATUS)

状态字节包含有关 ADC 运行状态的相关信息。通过使能寄存器 MODE3 的 STATENB 位，可以在转换数据输出中附带 STATUS 字节。另外，也可直接读取 STATUS 寄存器获取状态信息，而无需读取转换数据。

13.8.3.2. 转换数据格式

转换数据为 24 位，采用二进制补码格式表示正、负值。输出数据从最高有效位 (MSB，符号位) 开始。VIN = 0 V 时的未校准代码值为 000000h；正满量程等于 7FFFFFFh，负满量程等于 800000h；未校准代码值见表 14。当输入信号正向过载或者负向过载时，数据分别削波至 7FFFFFFh (正满量程) 和 800000h (负满量程)。

表 14 ADC 转换 CODE 值

DESCRIPTION	INPUT SIGNAL(V)	24-BIT CONVERSION DATA ⁽¹⁾
Positive full scale	$\geq V_{\text{REF}} / \text{Gain} \cdot (2^{23} - 1) / 2^{23}$	7FFFFFFh
1 LSB	$V_{\text{REF}} / (\text{Gain} \cdot 2^{23})$	000001h

CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures Linearin and designs are registered trademarks of Linearin Technology Corporation © Copyright Linearin Technology Corporation. All Rights Reserved All other trademarks mentioned are the property of their respective owners.

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Zero scale	0	000000h
-1 LSB	$-V_{REF} / (\text{Gain} \cdot 2^{23})$	FFFFFFh
Negative full scale	$\leq -V_{REF} / \text{Gain}$	800000h

(1) 理想（校准）转换数据。

13.8.4. CRC

循环冗余校验（Cyclic Redundancy Check, CRC）是一种用于检测主机与 ADC 之间通信错误的差错检测码。CRC 为数据负载字节通过固定多项式进行除法运算后得到的余数。数据负载的长度取决于具体的数据操作，可为 1、2、3 或 4 个字节。CRC 模式为可选功能，通过设置 CRCENB 位使能。有关 CRC 模式的配置，请参见表 34。

在发送命令时，用户需根据前两个命令字节计算对应的 CRC，并将该 CRC 作为第 3 个字节附加到命令序列中。随后发送第 4 个字节，其值为 0，以完成命令字段。ADC 会对接收到的命令重新计算 CRC，并将计算结果与接收到的 CRC 进行比较。若用户计算的 CRC 与 ADC 计算的 CRC 一致，则命令被执行，ADC 在第 4 个字节周期内回传其计算得到的 CRC。若该操作为转换数据读取或寄存器数据读取，ADC 还会返回第二个 CRC，该 CRC 基于所请求的数据负载字节计算。响应数据负载的长度取决于数据操作类型，可为 1、3 或 4 个字节。

若用户计算的 CRC 与 ADC 计算的 CRC 不一致，则命令不会被执行，ADC 会返回对实际接收到的命令字节计算所得 CRC 的反码，该反码用于向主机指示操作失败。此时，用户应终止命令字节的发送，以与 ADC 的终止行为保持一致。当检测到 CRC 错误时，STATUS 寄存器中的 CRCERR 位被置位。在第 4 个字节结束后发生 CRC 错误的情况下，ADC 即可准备好接收下一条命令。

CRC 数据字节为 8 位，由参数数据与 CRC 多项式进行逐位异或（XOR）运算后得到的余数。所采用的 CRC 多项式基于 CRC-8-ATM（HEC），其表达式为： $x^8 + x^2 + x^1 + 1$ ，对应的 9 位二进制多项式系数为：100000111。CRC 计算在开始时使用预置为“1”的初始数据值。

CRC 相关缩写适用于以下命令和数据段：

CRC-2：命令字节 1 和字节 2 的输入 CRC（除 WREG 命令外，字节 2 的取值可为任意值）

Out CRC-1：单个寄存器数据字节的输出 CRC

Out CRC-2：两个命令字节的输出 CRC；若检测到输入 CRC 错误，则输出其反码

Out CRC-3：三个转换数据字节的输出 CRC

Out CRC-4：三个转换数据字节加 STATUS 字节的输出 CRC

Echo Byte 1：接收到的输入字节 1 的回显

Echo Byte 2：接收到的输入字节 2 的回显

13.8.5. 命令

命令用于读取转换数据、控制 ADC，以及读写寄存器数据。有关命令列表，请参见表 15。仅允许发送表 15 中列出的命令。在未启用 CRC 校验的情况下，ADC 在第 2 个字节完成时执行命令；在启用 CRC 校验的情况下，ADC 在第 4 个字节完成时执行命令。应根据 CRC 模式，遵循两字节格式或四字节格式发送命令。除寄存器写入命令外，第二个命令字节的取值可以是任意值，但该字节的数值会参与 CRC 计算（即 CRC 覆盖两个命令字节）。若检测到 CRC 错误，ADC 不会执行该命令。在命令尚未完成之前将 $\overline{CS}$ 拉高，会导致命令被终止。当 $\overline{CS}$ 再次拉低时，通信帧将被复位，以开始一条新的命令。

表 15 命令列表

MNEMONIC	DESCRIPTION	BYTE1	BYTE2	BYTE 3 (CRC Mode Only)	BYTE 4 (CRC Mode Only)
Control Commands					
NOP	No operation	00h	Arbitrary	CRC-2	00h
RESET	Reset	06h	Arbitrary	CRC-2	00h
START	Start conversion	08h	Arbitrary	CRC-2	00h
STOP	Stop conversion	0Ah	Arbitrary	CRC-2	00h
Read Data Command					

40 ksps 高精度多通道 24-bit Δ - Σ ADC

RDATA	Read conversion data	12h	Arbitrary	CRC-2	00h
Calibration Commands					
SYOCAL	System offset calibration	16h	Arbitrary	CRC-2	00h
GANCAL	Gain calibration	17h	Arbitrary	CRC-2	00h
SFOCAL	Self offset calibration	19h	Arbitrary	CRC-2	00h
Register Commands					
RREG	Read register data	20h + rrh ⁽¹⁾	Arbitrary	CRC-2	00h
WREG	Write register data	40h + rrh ⁽¹⁾	Register data	CRC-2	00h
Protection Commands					
LOCK	Register lock	F2h	Arbitrary	CRC-2	00h
UNLOCK	Register unlock	F5h	Arbitrary	CRC-2	00h

(1) rrh = 5 位寄存器地址

13.8.5.1. NOP 命令

该命令为无操作命令。使用 NOP 命令可在不影响正常运行的情况下验证 CRC 响应字节和错误检测。下表列出了 NOP 命令字节序列。

表 16 NOP 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	00h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	00h	Arbitrary	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.2. RESET 命令

RESET 命令用于复位 ADC 的工作状态，并将所有寄存器恢复为默认值。有关详细说明，请参见“命令复位”章节。下表给出了 RESET 命令的字节序列。

表 17 RESET 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	06h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	06h	Arbitrary	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.3. START 命令

该命令用于启动转换。详见转换控制部分。下表列出了 START 命令字节序列。

表 18 START 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	08h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		

40 ksps 高精度多通道 24-bit Δ - Σ ADC

CRC mode

DIN	08h	Arbitrary	CRC-2	00h
DOUT/ $\overline{\text{DRDY}}$	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.4. STOP 命令

该命令用于停止转换。详见转换控制部分。下表列出了 STOP 命令字节序列。

表 19 STOP 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	0Ah	Arbitrary		
DOUT/ $\overline{\text{DRDY}}$	FFh	Echo byte1		
CRC mode				
DIN	0Ah	Arbitrary	CRC-2	00h
DOUT/ $\overline{\text{DRDY}}$	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.5. RDATA 命令

该命令用于读取转换数据。由于转换数据已被内部缓冲，因此可在转换周期内的任意时刻读取数据。若在下一转换即将完成时读取数据，则根据读取时序的不同，ADC 可能返回上一组转换数据或新的一组转换数据。有关详细说明，请参见数据就绪章节。

转换数据的响应长度取决于是否包含 STATUS 字节和 CRC 字节，数据长度可为 3~5 个字节。有关数值数据格式，请参见转换数据格式章节。有关 RDATA 命令的操作示例，请参见表 20、图 39（最小配置）以及图 40（最大配置）。

表 20 RDATA 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4	BYTE5	BYTE6	BYTE7	BYTE8	BYTE9
No CRC mode									
DIN	12h	Arbitrary	00h	00h	00h	00h			
DOUT/ $\overline{\text{DRDY}}$	FFh	Echo byte1	STATUS ⁽¹⁾	MSB data	MID data	LSB data			
CRC mode									
DIN	12h	Arbitrary	CRC-2	00h	00h	00h	00h	00h	00h
DOUT/ $\overline{\text{DRDY}}$	FFh	Echo byte1	Echo byte2	Out CRC-2	STATUS ⁽¹⁾	MSB data	MID data	LSB data	Out CRC-3 or Out CRC-4

(1) 可选的 STATUS 字节




图 39 转换数据读操作（状态字和校验模式不使能）


40 ksps 高精度多通道 24-bit Δ - Σ ADC

图 40 转换数据读操作（状态字和校验模式使能）

13.8.5.6. SYOCAL 命令

该命令用于系统失调校准。详情请参阅系统失调校准 (SYOCAL) 部分。下表给出了 SYOCAL 命令字节序列。

表 21 SYOCAL 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	16h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	16h	Arbitrary	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.7. GANCAL 命令

该命令用于增益校准。详见满量程校准 (GANCAL) 部分。下表给出了 GANCAL 命令字节序列。

表 22 GANCAL 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	17h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	17h	Arbitrary	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.8. SFOCAL 命令

该命令用于失调自校准。详情请参阅失调自校准 (SFOCAL) 部分。下表显示 SFOCAL 命令字节序列。

表 23 SFOCAL 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	19h	Arbitrary		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	19h	Arbitrary	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

13.8.5.9. RREG 命令

40 ksps 高精度多通道 24-bit Δ - Σ ADC

使用 **RREG** 命令读取寄存器数据。寄存器数据按字节读取，每次读取操作均需发送一次 **RREG** 命令。将寄存器地址（**rrh**）与基础操作码（**20h**）相加，可构成命令字节（**20h + rrh**）。下表说明了 **RREG** 命令的字节序列。**ADC** 会返回寄存器数据字节，数据以最高有效位（**MSB**）先行的方式输出。对于超出有效地址范围的寄存器地址，**ADC** 返回的响应数据为 **00h**。下图给出了寄存器读取操作的示例。**OutCRC-1** 字节为针对寄存器数据字节计算得到的 **CRC** 值。

表 24 RREG 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4	BYTE5	BYTE6
No CRC mode						
DIN	20h + rrh ⁽¹⁾	Arbitrary	00h			
DOUT/DRDY	FFh	Echo byte 1	Register data			
CRC mode						
DIN	20h + rrh	Arbitrary	CRC-2	00h	00h	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2	Register data	Out CRC-1

(1) rrh = 5-bit register address




图 41 寄存器读操作（02 寄存器，CRC 使能）

13.8.5.10. WREG 命令

使用 **WREG** 命令写入寄存器数据。寄存器数据按字节写入，每次写入操作均需发送一次 **WREG** 命令。将寄存器地址（**rrh**）与基础操作码（**40h**）相加，可构成命令字节（**40h + rrh**）。表 25 给出了 **WREG** 命令的字节序列，图 42 显示了 **WREG** 操作示例。需要注意的是，向某些寄存器写入数据会导致正在进行的转换重新启动。表 28 列出了在写入时会重新启动当前转换的寄存器。请勿向超出有效地址范围的寄存器写入数据。

表 25 WREG 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	40h + rrh ⁽¹⁾	Register data		
DOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	40h + rrh	Register data	CRC-2	00h
DOUT/DRDY	FFh	Echo byte1	Echo byte2	Out CRC-2

(1) rrh = 5-bit register address.




图 42 寄存器写操作（02 寄存器，CRC 使能）

13.8.5.11. LOCK 命令

LOCK 命令用于锁定对寄存器的写入访问，包括通过校准命令更改的校准寄存器。默认模式为 UNLOCK。在 LOCK 模式下允许对寄存器进行读取操作。下表列出了 LOCK 命令的字节序列。

表 26 LOCK 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	F2h	Arbitrary		
DOOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	F2h	Arbitrary	CRC-2	00h
DOOUT/DRDY	FFh	Echo byte1	Echo Byte2	Out CRC-2

13.8.5.12. 解除锁定（UNLOCK）命令

UNLOCK 命令用于解除寄存器写访问锁定，包括可由校准命令可更改的校准寄存器内容。下表列出了 UNLOCK 命令字节序列。

表 27 UNLOCK 命令

DIRECTION	BYTE1	BYTE2	BYTE3	BYTE4
No CRC mode				
DIN	F5h	Arbitrary		
DOOUT/DRDY	FFh	Echo byte1		
CRC mode				
DIN	F5h	Arbitrary	CRC-2	00h
DOOUT/DRDY	FFh	Echo byte1	Echo Byte2	Out CRC-2

40 ksps 高精度多通道 24-bit Δ - Σ ADC

14. 寄存器映射

LTD226X 的寄存器映射由 19 个单字节寄存器组成。这些寄存器共同用于将 ADC 配置为所需的工作模式。通过使用 RREG 和 WREG（读寄存器和写寄存器）命令对寄存器进行访问。每次命令操作仅访问一个寄存器字节。在上电或器件复位后，所有寄存器均被复位为默认值，如表 28 的 Default 列所示。向某些寄存器写入新数据会导致当前正在进行的 ADC 转换重新启动。这些寄存器列在表 28 的 Restart 列中。寄存器的写访问权限分别由 UNLOCK 和 LOCK 命令进行使能和禁止。默认模式为寄存器 UNLOCK。有关详细说明，请参见 LOCK 命令章节。

表 28 寄存器映射

Addr.	Name	Default value	RESTART	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
00h	ID	xxh		Reserved				DEV_ID[1:0]		Reserved	
01h	STATUS	01h		LOCK	CRCERR	PGAL_ALM	PGAH_ALM	REFL_ALM	DRDY	CLOCK	RESET
02h	MODE0	24h	YES	DR[4:0]				FILTER[2:0]			
03h	MODE1	01h	YES	0	CHOP[1:0]		CONVRT	DELAY[3:0]			
04h	MODE2	00h		GPIO_CON[3:0]				GPIO_DIR[3:0]			
05h	MODE3	00h		PWDN	STATENB	CRCENB	SPITIM	GPIO_DAT[3:0]			
06h	REF	05h	YES	0	0	0	REFENB	RMUXP[1:0]		RMUXN[1:0]	
07h	OFCAL0	00h		OFC[7:0]							
08h	OFCAL1	00h		OFC[15:8]							
09h	OFCAL2	00h		OFC[23:16]							
0Ah	FSCAL0	00h		FSC[7:0]							
0Bh	FSCAL1	00h		FSC[15:8]							
0Ch	FSCAL2	40h		FSC[23:16]							
0Dh	IMUX	FFh		IMUX2[3:0]				IMUX1[3:0]			
0Eh	IMAG	00h		IMAG2[3:0]				IMAG1[3:0]			
0Fh	RESERVED	00h		00h							
10h	PGA	00h	YES	BYPASS	0	0	0	0	GAIN[2:0]		
11h	INPMUX	FFh	YES	MUXP[3:0]				MUXN[3:0]			
12h	INPBIAS	00h	YES	0	0	0	VBIAS	BOCSP	BOCS[2:0]		

14.1. 寄存器描述

14.1.1. ID 寄存器（地址 = 00h）

表 29 身份识别寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Reserved				DEV_ID[1:0]		Reserved	
R-xh	R-xh	R-xh	R-xh	R-xh	R-xh	R-xh	R-xh

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:4]

保留位

XXXX

Bit[3:2]

器件 ID[1:0]

00: LTD2261

01: LTD2260

Bit[1:0]

保留位

XX

14.1.2. STATUS: 状态寄存器（地址 = 01h）

表 30 状态寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
LOCK	CRCERR	PGAL_ALM	PGAH_ALM	REFL_ALM	DRDY	CLOCK	RESET
R-0h	R/W-0h	R-0h	R-0h	R-0h	R-0h	R-xh	R/W-1h

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7]

Register Lock Status 寄存器锁定标志

指示寄存器锁定状态。寄存器通过 LOCK 命令设置为写保护状态，通过 UNLOCK 命令设置为可写状态。

40 ksps 高精度多通道 24-bit Δ - Σ ADC

	0: 寄存器可写 (默认值) 1: 寄存器写保护
Bit[6]	CRC 错误标志 指示 ADC 检测到 CRC 错误。CRC 错误标识一直保持直到用户清除为止。 0: 没有 CRC 错误 1: 有 CRC 错误
Bit[5]	PGA 电压低于下限标志 指示 PGA 输出电压低于下限。在每一次转换开始时进行行判断赋值。 0: PGA 输出电压没有低于下限 1: PGA 输出电压低于下限
Bit[4]	PGA 电压高于上限标志 指示 PGA 输出电压高于上限。在每一次转换开始时进行行判断赋值。 0: PGA 输出电压没有高于上限 1: PGA 输出电压高于上限
Bit[3]	参考电压低于下限标志 指示参考电压低于下限。在每一次转换开始时进行行判断赋值。 0: 参考电压没有低于下限 1: 参考电压低于下限
Bit[2]	数据就绪位 指示新的转换数据准备就绪。 0: 自上一次读操作后转换数据没有准备就绪 1: 自上一次读操作后转换数据准备就绪
Bit[1]	时钟标志位 指示是内部或者外部时钟。器件自动选择时钟源。 0: 内部时钟 1: 外部时钟
Bit[0]	复位标志位 指示器件复位。清除该位，可用于检测下一次器件复位。 0: 没有复位 1: 复位 (默认值)

14.1.3. MODE0: 模式寄存器 0 (地址 = 02h)

表 31 模式寄存器 0

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DR[4:0]				FILTER[2:0]			
R/W-4h				R/W-4h			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:3]	数据速率 配置器件数据速率。 00000: 2.5 SPS 00001: 5 SPS 00010: 10 SPS 00011: 16.6 SPS 00100: 20 SPS (默认值) 00101: 50 SPS 00110: 60 SPS 00111: 100 SPS 01000: 400 SPS 01001: 1200 SPS 01010: 2400 SPS 01011: 4800 SPS 01100: 7200 SPS 01101: 14400 SPS 01110: 19200 SPS 01111: 25600 SPS 10000 - 11111: 40000 SPS ($f_{CLK} = 10.24 \text{ MHz}$)
----------	---

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Bit[2:0]

数字滤波器

配置数字滤波器模式。

000: sinc1

001: sinc2

010: sinc3

011: sinc4

100: FIR (默认值)

101: 保留

110: 保留

111: 保留

14.1.4. MODE1: 模式寄存器 1 (地址 = 03h)

表 32 模式寄存器 1

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	CHOP[1:0]		CONVRT		DELAY[3:0]		
R/W-0h	R/W-0h		R/W-0h		R/W-1h		

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7]

保留位

一直写 0

Bit[6:5]

斩波和 AC 激励模式

配置斩波和 AC 激励模式

00: 正常模式 (默认值)

01: 斩波模式

10: 两线制 AC 激励模式 (LTD2261)

11: 四线制 AC 激励模式 (LTD2261)

Bit[4]

器件转换模式

配置器件转换模式

0: 连续模式(默认值)

1: 脉冲转换模式

Bit[3:0]

转换开始延迟

配置转换开始延迟时间。以下延迟时间是在时钟为 $f_{CLK} = 7.3728 \text{ MHz}$ 时配置。0000: 0 μs (对 25600 SPS 和 40000 SPS 不适用)0001: 50 μs (默认值)0010: 59 μs 0011: 67 μs 0100: 85 μs 0101: 119 μs 0110: 189 μs 0111: 328 μs 1000: 605 μs

1001: 1.16 ms

1010: 2.27 ms

1011: 4.49 ms

1100: 8.93 ms

1101: 17.8 ms

1110: 保留

1111: 保留

14.1.5. MODE2: 模式寄存器 2 (地址 = 04h)

表 33 模式寄存器 2

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
GPIO_CON[3:0]				GPIO_DIR[3:0]			
R/W-0h				R/W-0h			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7]

GPIO3 端口连接

连接 GPIO3 到 模拟输入 AIN5 端口。

0: GPIO3 没有连接到 AIN5 (默认值)

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Bit[6]	1: GPIO3 连接到 AIN5 GPIO2 端口连接 连接 GPIO2 到 模拟输入 AIN4 端口. 0: GPIO2 没有连接到 AIN4 (默认值)
Bit[5]	1: GPIO2 连接到 AIN4 GPIO1 端口连接 连接 GPIO1 到 模拟输入 AIN3 端口. 0: GPIO1 没有连接到 AIN3 (默认值)
Bit[4]	1: GPIO1 连接到 AIN3 GPIO0 端口连接 连接 GPIO0 到模拟输入 AIN2 0: GPIO0 没有连接到 AIN2 (默认值)
Bit[3]	1: GPIO0 连接到 AIN2 GPIO3 端口输入输出方向 配置 GPIO3 为输入或输出端口到 AIN5. 0: GPIO3 为输出 (默认值)
Bit[2]	1: GPIO3 为输入 GPIO2 端口输入输出方向 配置 GPIO2 为输入或输出端口到 AIN4. 0: GPIO2 为输出 (默认值)
Bit[1]	1: GPIO2 为输入 GPIO1 端口输入输出方向 配置 GPIO1 为输入或输出端口到 AIN3. 0: GPIO1 为输出 (默认值)
Bit[0]	1: GPIO1 为输入 GPIO0 端口输入输出方向 配置 GPIO0 为输入或输出端口到 AIN2. 0: GPIO0 为输出 (默认值)
	1: GPIO0 为输入

14.1.6. MODE3: 模式寄存器 3 (地址 = 05h)

表 34 模式寄存器 3

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PWDN	STATENB	CRCENB	SPITIM	GPIO_DAT[3:0]			
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7]	软件低功耗模式 配置软件低功耗模式 0: 正常模式 (默认值) 1: 软件低功耗模式
Bit[6]	状态位字节 在读操作时使能输出带状态位字节 0: 没有状态位字节 (默认值) 1: 有状态位字节
Bit[5]	CRC 数据校验 使能 CRC 数据校验. 0: CRC 关闭(默认值) 1: CRC 使能
Bit[4]	SPI 自动复位功能 使能 SPI 自动复位功能. 0: SPI 自动复位功能不使能 (默认值) 1: SPI 自动复位功能使能
Bit[3]	GPIO3 数据 读写 GPIO3 数据 到 AIN5. 0: GPIO3 是低电平 (默认值) 1: GPIO3 是高电平
Bit[2]	GPIO2 Data 读写 GPIO2 数据到 AIN4.

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Bit[1]

0: GPIO2 是低电平 (默认值)

1: GPIO2 是高电平

GPIO1 数据

读写 GPIO1 数据到 AIN3.

0: GPIO1 是低电平 (默认值)

1: GPIO1 是高电平

Bit[0]

GPIO0 数据

读写 GPIO1 数据到 AIN2.

0: GPIO0 是低电平 (默认值)

1: GPIO0 是高电平

14.1.7. REF: 基准配置寄存器 (地址 = 06h)

表 35 基准配置寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	REFENB	RMUXP[1:0]		RMUXN[1:0]	
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-1h		R/W-1h	

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:5]

保留位

一直写 0

Bit[4]

内部基准使能

使能内部基准.

0: 内部基准不使能(默认值)

1: 内部基准使能

Bit[3:2]

参考正端输入

配置参考正端输入

00: 内部参考正端

01: 内部 AVDD (默认值)

10: AIN0 外部输入

11: AIN2 外部输入 (LTD2261)

Bit[1:0]

参考负端输入

配置参考负端输入.

00: 内部参考负端

01: 内部 AVSS (默认值)

10: AIN1 外部输入

11: AIN3 外部输入 (LTD2261)

14.1.8. OFCALx: 失调电压校准寄存器 (地址 = 07h、08h、09h)

表 36 失调电压校准寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OFC[7:0]							
R/W-00h							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OFC[15:8]							
R/W-00h							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OFC[23:16]							
R/W-00h							

R/W: 读取和写入; R: 只读; -n = 默认值

14.1.9. FSCALx: 满量程校准寄存器 (地址 = 0Ah、0Bh、0Ch)

表 37 满量程校准寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FSC[7:0]							
R/W-00h							
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FSC[15:8]							
R/W-00h							

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FSC[23:16]							
R/W-40h							

R/W: 读取和写入; R: 只读; -n = 默认值

14.1.10. IMUX: 电流源选择寄存器 (地址 = 0Dh)

表 38 电流源选择寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IMUX2[3:0]				IMUX1[3:0]			
R/W-Fh				R/W-Fh			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:4]

IDAC2 输出多路复用器

配置 IDAC2 与模拟输入端口连接.

- 0000: AIN0
- 0001: AIN1
- 0010: AIN2
- 0011: AIN3
- 0100: AIN4
- 0101: AIN5 (LTD2261)
- 0110: AIN6 (LTD2261)
- 0111: AIN7 (LTD2261)
- 1000: AIN8 (LTD2261)
- 1001: AIN9 (LTD2261)
- 1010: AINCOM
- 1011: 没有连接
- 1100: 没有连接
- 1101: 没有连接
- 1110: 没有连接
- 1111: 没有连接 (默认值)

Bit[3:0]

IDAC1 输出多路复用器

配置 IDAC1 与模拟输入端口连接.

- 0000: AIN0
- 0001: AIN1
- 0010: AIN2
- 0011: AIN3
- 0100: AIN4
- 0101: AIN5 (LTD2261)
- 0110: AIN6 (LTD2261)
- 0111: AIN7 (LTD2261)
- 1000: AIN8 (LTD2261)
- 1001: AIN9 (LTD2261)
- 1010: AINCOM
- 1011: 没有连接
- 1100: 没有连接
- 1101: 没有连接
- 1110: 没有连接
- 1111: 没有连接 (默认值)

14.1.11. IMAG: 电流源幅度寄存器 (地址 = 0Eh)

表 39 电流源幅度寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IMAG2[3:0]				IMAG1[3:0]			
R/W-0h				R/W-0h			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:4]

IDAC2 电流大小

配置 IDAC2 电流大小.

- 0000: 关闭 (默认值)

40 ksps 高精度多通道 24-bit Δ - Σ ADC

Bit[3:0]

0001: 50 μ A
 0010: 100 μ A
 0011: 250 μ A
 0100: 500 μ A
 0101: 750 μ A
 0110: 1000 μ A
 0111: 1500 μ A
 1000: 2000 μ A
 1001: 2500 μ A
 1010: 3000 μ A
 1011: 关闭
 1100: 关闭
 1101: 关闭
 1110: 关闭
 1111: 关闭

IDAC1 电流大小
 配置 IDAC1 电流大小
 0000: 关闭 (默认值)
 0001: 50 μ A
 0010: 100 μ A
 0011: 250 μ A
 0100: 500 μ A
 0101: 750 μ A
 0110: 1000 μ A
 0111: 1500 μ A
 1000: 2000 μ A
 1001: 2500 μ A
 1010: 3000 μ A
 1011: 关闭
 1100: 关闭
 1101: 关闭
 1110: 关闭
 1111: 关闭

14.1.12. RESERVED: 预留寄存器 (地址 = 0Fh)

表 40 预留寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	0	0	0	0	0
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

R/W: 读取和写入; R: 只读; -n = 默认值

14.1.13. PGA: PGA 配置寄存器 (地址 = 10h)

表 41 PGA 配置寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
BYPASS	0	0	0	0		GAIN[2:0]	
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h		R/W-0h	

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7]

PGA 旁路模式
 配置 PGA 模式。
 0: PGA 模式 (默认值)
 1: PGA 旁路模式

Bit[6:3]

保留位
 一直写 0

Bit[2:0]

增益
 配置增益
 000: 1 (默认值)
 001: 2

40 ksps 高精度多通道 24-bit Δ - Σ ADC

010: 4
011: 8
100: 16
101: 32
110: 64
111: 128

14.1.14. INPMUX: 输入配置寄存器 (地址 = 11h)

表 42 输入配置寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MUXP[3:0]				MUXN[3:0]			
R/W-Fh				R/W-Fh			

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:4]

正端输入多路复用

配置正端输入多路复用.

0000: AINCOM

0001: AIN0

0010: AIN1

0011: AIN2

0100: AIN3

0101: AIN4

0110: AIN5 (LTD2261)

0111: AIN6 (LTD2261)

1000: AIN7 (LTD2261)

1001: AIN8 (LTD2261)

1010: AIN9 (LTD2261)

1011: 内部温度传感器正端

1100: 内部 (AVDD - AVSS) / 4 正端

1101: 内部 (DVDD / 4) 正端

1110: 开路

1111: 内部连接到 V_{COM} (默认值)

Bit[3:0]

负端输入多路复用

配置负端输入多路复用

0000: AINCOM

0001: AIN0

0010: AIN1

0011: AIN2

0100: AIN3

0101: AIN4

0110: AIN5 (LTD2261)

0111: AIN6 (LTD2261)

1000: AIN7 (LTD2261)

1001: AIN8 (LTD2261)

1010: AIN9 (LTD2261)

1011: 内部温度传感器负端

1100: 内部 (AVDD - AVSS) / 4 负端

1101: 内部 (DVDD / 4) 负端

1110: 开路

1111: 内部连接到 V_{COM} (默认值)

14.1.15. INPBIAS: 输入偏置寄存器 (地址 = 12h)

表 43 输入偏置寄存器

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	VBIAS	BOCSP	BOCS[2:0]		
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h		

R/W: 读取和写入; R: 只读; -n = 默认值

Bit[7:5]

保留位

40 ksps 高精度多通道 24-bit Δ-Σ ADC

Bit[4]	一直写 0
	电压偏置
	配置 VBIAS 连接 到 AINCOM 端口.
Bit[3]	0: VBIAS 不使能 (默认值)
	1: VBIAS 使能
	Burn-Out 电流源极性
Bit[2:0]	配置 burn-out 电流源极性.
	0: 上拉模式 (默认值)
	1: 下拉模式
	Burn-Out 电流大小
	配置 burn-out 电流源大小.
	000: Off (默认值)
	001: 50 nA
	010: 200 nA
	011: 1 μA
	100: 10 μA
	101: 保留
	110: 保留
	111: 保留

15. 典型应用

15.1. 三线法电阻式温度传感器




图 43 三线法电阻式温度传感器示例

优势:

- 1、利用 LTD2261 片内的两路高精度独立电流源，实现单芯片高精度测温方案；
- 2、金属导线寄生电阻压降补偿，显著降低寄生效应带来的系统测量误差；
- 3、比例式测量方案，抵消掉电流源自有噪声与温漂。

计算过程:

模拟输入端 AIN1 与 AIN2 的电压:

$$V_{AIN1} = [I_{IDAC1} * (R_{RTD} + R_{LEAD1})] + [(I_{IDAC1} + I_{IDAC2}) * (R_{LEAD3} + R_{BIAS})]$$

$$V_{AIN2} = (I_{IDAC2} * R_{LEAD2}) + [(I_{IDAC1} + I_{IDAC2}) * (R_{LEAD3} + R_{BIAS})]$$

1、差分输入电压:

$$V_{AIN1} - V_{AIN2} = [I_{IDAC1} * (R_{RTD} + R_{LEAD1})] - (I_{IDAC2} * R_{LEAD2})$$

2、LTD2261 两路电流源失配仅 0.1%，可认为 $I_{IDAC1} = I_{IDAC2} = I_{IDAC}$ ，且金属导线等长 $R_{LEAD1} = R_{LEAD2}$ ，则:

$$V_{AIN1} - V_{AIN2} = I_{IDAC} * R_{RTD}$$

$$V_{REF} = I_{IDAC} * R_{REF}$$


3、输出码值 = $2^{23} * \text{Gain} * (V_{AIN1} - V_{AIN2}) / V_{REF} = 2^{23} * \text{Gain} * R_{RTD} / R_{REF}$

注意事项:

- 1、为了获得最优性能，在使用过程中，需要首先校正失调电压以及增益误差；校正可以通过芯片内部自身命令，也可以通过用户 MCU 校正来实现；
- 2、如果使用过程中需要切换增益以及速率，那么在切换增益后需要重新校正失调电压以及增益误差；切换速率后建议重新校正。

40 ksps 高精度多通道 24-bit Δ - Σ ADC

16. 封装信息




封装信息


Symbol	尺寸(mm)		
	Min.	Nom.	Max.
A	0.70	0.75	0.80
A1	0	0.02	0.05
A2		0.55	
A3		0.203REF	
b	0.2	0.25	0.3
D		5 BSC	
E		5 BSC	
e		0.5 BSC	
D2	3.4	3.5	3.6
E2	3.4	3.5	3.6
L	0.3	0.4	0.5
K		0.35 REF	
aaa		0.1	
ccc		0.1	
eee		0.08	
bbb		0.1	
ddd		0.05	
fff		0.1	

17. 编带和卷轴信息

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



Device	Package Type	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin 1 Quadrant
LTD2260XF32/R2	QFN5x5-32L	32	1000	330	12.5	5.3	5.3	1.1	8.0	12.0	Q1
LTD2261XF32/R2	QFN5x5-32L	32	1000	330	12.5	5.3	5.3	1.1	8.0	12.0	Q1

18. 说明

Linearin 是一家全球性的无晶圆厂半导体公司，专注于先进的高性能高质量模拟/混合信号 IC 产品及传感器解决方案。公司致力于创新高性能、模拟密集型传感器前端产品及模块化传感器解决方案，应用于医疗与可穿戴设备、智能家居、物联网传感、智能工业与智能工厂（工业 4.0）以及汽车等多个市场。Linearin 的产品系列包括广泛使用的标准目录产品、基于解决方案的应用特定标准产品（ASSP）以及传感器模块，这些产品能够帮助客户实现更快的产品上市速度。欲了解 Linearin 产品系列的完整清单，请访问：<http://www.linearin.com>。

欲获取更详细的产品信息或完整数据表，敬请与 Linearin 的销售部或代表联系。